UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

Facultad de Ingeniería Electrónica, Eléctrica y de Telecomunicaciones

LABORATORIO DE CIRCUITOS DIGITALES

Informe Final: Circuitos Aritméticos

Diana Fiorela Llantoy Parra

Leoncio Aaron Minaya Farfán

Olenka del Rocío Moreno Acosta

Kelly Lizeth Rojo Ortiz

Junio 21 del 2018

Ing. Hernán Oswaldo Villafuerte Barreto

 Lista de Figuras

Figura 1. Esquema circuito sumador-restador....................................................................4

Figura 2. Circuito sumador-restador implementado...........................................................5

Figura 3. Simulación de circuito sumador con resultado 0................................................6

Figura 4. Simulación de circuito sumador con resultado 1................................................6

Figura 5. Simulación de circuito sumador con resultado 2................................................7

Figura 6. Simulación de circuito sumador con resultado 3................................................7

Figura 7. Simulación de circuito sumador con resultado 4................................................8

Figura 8. Simulación de circuito sumador con resultado 5................................................8

Figura 9. Simulación de circuito sumador con resultado 6................................................9

Figura 10. Simulación de circuito sumador con resultado 7..............................................9

Figura 11. Simulación de circuito sumador con resultado 8............................................10

Figura 12. Simulación de circuito restador con resultado -8............................................12

Figura 13. Simulación de circuito restador con resultado -7............................................13

Figura 14. Simulación de circuito restador con resultado -6............................................13

Figura 15. Simulación de circuito restador con resultado -5............................................14

Figura 16. Simulación de circuito restador con resultado -4............................................14

Figura 17. Simulación de circuito restador con resultado -3............................................15

Figura 18. Simulación de circuito restador con resultado -2............................................15

Figura 19. Simulación de circuito restador con resultado -1............................................16

Figura 20. Simulación de circuito restador con resultado -0............................................16

 Índice de Tablas

Tabla 1. Resultados simulados de circuito sumador.............................................

Tabla 2. Resultados simulados de circuito sumador-restador...............................

 Tabla de contenido

Índice de Tablas.............................................................................................................3
Introducción...................................................................................................................3
Materiales y Métodos.....................................................................................................4
Equipos, materiales y herramientas utilizadas...........................................................4
Esquemas...................................................................................................................4
Resultados......................................................................................................................6
Circuito Sumador.......................................................................................................6
Circuito Sumador-Restador.....................................................................................11
Conclusiones................................................................................................................18
Bibliografía..................................................................................................................19
 3

Introducción

Las operaciones aritméticas se presentan con tal frecuencia que se han desarrollado un

número de circuitos integrados especiales para llevarlas a cabo. Un circuito sumador/restador

utilizando un integrado 74LS283 es fácil de realizar si tienes el esquema y materiales adecuados

para realizarlo. Este componente consta de dos entradas de 4 bits cada una (A y B) y un bit de

acarreo de entrada y otro de salida. Luego, este genera como resultado un número de 4 bits

correspondientes a la suma o resta de los dos datos entrantes.

En el siguiente informe se implementará un circuito sumador/restador utilizando un

decodificador conectado a un display de 7 segmentos en donde el circuito sumará cuando el

switch conectado a las compuertas XOR esté abierto, y restará cuando esté cerrado.

Aprenderemos cómo el switch funciona como línea de control para realizar las

operaciones y cómo hacer la correcta utilización de los bits de acarreo los cuales se usan de

manera diferente para una suma que para una resta.

 4

Materiales y Métodos

Equipos, materiales y herramientas utilizadas

 Sumador/restador 74LS283

 Decodificador 74LS48

 Display de 7 segmentos

 Compuerta XOR 74LS86

 Multímetro digital

 Protoboard

 Jumpers

 Fuente de Alimentación C.C.

 Conectores C-C

Esquemas

Figura 1. Esquema circuito sumador-restador

 5

En la Figura1 observamos el esquema del circuito a implementar en el que la entrada B es

de 4 bits y que cada una está conectada a una salida de un XOR. Este circuito cuenta con un

switch dependiendo de si se desean sumar las entradas A y B o si se desean restar las mismas.

Cuando se conecta a tierra realiza la suma, si se conecta a la fuente continua realizará la resta.

Figura 2. Circuito sumador-restador implementado

En la Figura 2 observamos el circuito sumador-restador ya implementado, el mismo que

también fue puesto a prueba en simulaciones usando el software Proteus.

 6

Resultados

Circuito Sumador

Realizamos el circuito sumador utilizando un BCD (74LS283), un sumador (74LS48) y

un display cátodo común.

Para la Figura 3 las entradas se fijan como sigue A3A2A1A0=0000 y B3B2B1B0=0000

Figura 3. Simulación de circuito sumador con resultado 0

En la Figura 4 usamos la siguiente combinación A3A2A1A0=0001 y B3B2B1B0=0000

Figura 4. Simulación de circuito sumador con resultado 1

 7

En la Figura 5 se usan los siguientes valores A3A2A1A0=0001 y B3B2B1B0=000.

Por lo tanto la entrada A tiene valor binario 1 y B también tiene valor binario 1; la suma

resulta en un 2 binario (S=0010). El display muestra el valor 2 en decimal.

Figura 5. Simulación de circuito sumador con resultado 2

La suma de las entradas A y B nos da como resultado un 3 decimal luego de la

decodificación como se muestra en la Figura 6. Los valores de las entradas son los siguientes

A3A2A1A0=0010 y B3B2B1B0=0001.

Figura 6. Simulación de circuito sumador con resultado 3

 8

Obtenemos 4 en decimal como resultado de la suma de las entradas A y B cuyos valores

son A3A2A1A0=0011 y B3B2B1B0=0001.

Figura 7. Simulación de circuito sumador con resultado 4

Teniendo una entrada de 3 binario representada como A3A2A1A0=0011 y un 2 binario

para la entrada B representada como B3B2B1B0=0010 obtenemos 5 en decimal el cual se muestra

en el display de la Figura 8.

Figura 8. Simulación de circuito sumador con resultado 5

 9

Los valores A3A2A1A0=0011 y B3B2B1B0=0011 que representan 3 binario para cada

entrada nos dan como resultado de suma 6 en decimal.

Figura 9. Simulación de circuito sumador con resultado 6

Para obtener un 7 decimal como se muestra en el display de la Figura 10 usamos de

entradas A3A2A1A0=0100 y B3B2B1B0=0011 las cuales son representaciones de 4 y 3 en binario

respectivamente.

Figura 10. Simulación de circuito sumador con resultado 7

 10

En la Figura 11 obtenemos 8 decimal en el display luego de introducir los valores 5 y 3 en

binario que son representados por A3A2A1A0=0101 y B3B2B1B0=0011 respectivamente.

Figura 11. Simulación de circuito sumador con resultado 8

Tabla 1
Resultados Simulados de Circuito Sumador

Operandos Resultado SUMA

1er sumando: A 2do sumando: B Display (número en decimal)
A3 A2 A1 A0 B3 B2 B1 B0
0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 1
0 0 0 1 0 0 0 1 2
0 0 1 0 0 0 0 1 3
0 0 1 1 0 0 0 1 4
0 0 1 1 0 0 1 0 5
0 0 1 1 0 0 1 1 6
0 1 0 0 0 0 1 1 7
0 1 0 1 0 0 1 1 8
Resumiendo los valores que nos resultaron, los colocamos en la Tabla 1, cambiando el

primero y segundo sumando. El circuito implementado para poder sumar tanto el sumando A

como el B fue el mostrado em las figuras 1-11, pero también se lograria el mismo resultado

como el de la figura 12, pero con el carrier de entrada conectado a tierra.

 11

Circuito Sumador-Restador

Para la implementación de un circuito sumador-restador utilizamos un BCD (74LS283), un

sumador (74LS48). Un XOR y un display de cátodo común.

En nuestro caso ya realizamos la operación suma, por ello los resultados que mostraremos a

continuación serán producto de la operación resta.

Análisis del circuito sumador-restador

Si en el circuito anterior (sumador) le agregamos una compuerta XOR a cada sub entrada de B

este se convierte en un circuito sumador-restador. Cuando tanto el acarreo C 0 como cada una de

las entradas de cada XOR están conectadas a tierra, el circuito trabajará como sumador, dado que

no lleva ningún valor en el carrier y la salida en cada XOR es la misma que en cada entrada sub

entrada de B. Es decir, si por ejemplo en la Figura 12 establecemos B 3 en cero, y suponiendo que

la otra entrada del XOR esté conectada a tierra (situación contraria a la figura) entonces

obtendríamos valor cero a la salida del XOR (o lo que es igual a la entrada B 3 en el integrado

U1).

Pero si lo que deseamos es usar el circuito como restador, entonces conectamos a un voltaje V CC

una de las entradas de cada XOR y el C 0. Lo que hace esta disposición es invertir cada una de las

sub entradas de B, es decir trabaja con su complemento gracias a que el carrier de entrada

aumenta en 1 y a su vez esto podemos observar al establecer en 0 o 1 alguna de las sub entradas

de B y notar que la salida es 1 o 0 respectivamente.

Cuando realizamos la resta el carrier de salida (C4) puede tomar como valores 0 o 1 dependiendo

del signo de la resta. Si el valor es 1 nos indica que el resultado es negativo, si el valor es 0 nos

indica que el resultado es positivo.

Para este circuito la entrada B representa al minuendo y la entrada A representa al sustraendo.

 12

En el presente informe los resultados son negativos dado que la entrada A en todos los casos vale

8 y la entrada en B es menor que A.

Si B< A → B− A=valor negativo

Si el carrier de salida tuviera el valor 0 los resultados serían positivos y la salida podría causar

alguna confusión. Para ello es necesario explicar lo siguiente. El valor de S0 se va a mantener ya

sea que nos de 0 o 1. Si el valor es 0 la siguiente salida no cambiará, pero si el valor fuera 1

entonces el siguiente valor sí cambiará. Esto es válido para S1, S2 y S3.

En la Figura 12 el valor de A es 8 binario (A3A2A1A0=1000) y el valor de B es 0 binario

(B3B2B1B0=0000). El resultado es -8 en decimal el mismo que se aprecia en el display.

Figura 12. Simulación de circuito restador con resultado -8

En este caso tenemos la resta 1-8, lo que nos da como resultado -7. Los valores usados

para las entradas son A3A2A1A0=1000 y B3B2B1B0=0001.

 13

Figura 13. Simulación de circuito restador con resultado -7

Como en el caso anterior, esta vez la entrada B tiene un valor de 2 y A tiene un valor de

8. B-A nos da como resultado -6. La combinación usada es A3A2A1A0=1000 y B3B2B1B0=0010.

Figura 14. Simulación de circuito restador con resultado -6

Los valores usados en la Figura 15 son A3A2A1A0=1000 y B3B2B1B0=0011.

 14

Figura 15. Simulación de circuito restador con resultado -5

En la Figura 16 A es representado por A3A2A1A0=100 y B es representado por

B3B2B1B0=0100. Teniendo B como minuendo y A como sustraendo nos da como resultado -4.

Figura 16. Simulación de circuito restador con resultado -4

 15

Para los valores de A3A2A1A0=0111 y B3B2B1B0=0100 siguiendo el procedimiento

anterior tenemos de resultado -3.

Figura 17. Simulación de circuito restador con resultado -3

En la Figura 18 obtenemos como resultado de la resta -2 luego de introducir los

siguientes valores A3A2A1A0=0111 y B3B2B1B0=0101.

Figura 18. Simulación de circuito restador con resultado -2

 16

Usando las entradas A3A2A1A0=0111 y B3B2B1B0=0110 tenemos de resultado -1.

Figura 19. Simulación de circuito restador con resultado -1

Tomando los valores A3A2A1A0=1000 y B3B2B1B0=1000 para las entradas tenemos de

resultado -0. Ya que el circuito identifica la operación como 0-0. Pero es solo el indicador del

carrier de salida que indica el signo negativo que en este caso no genera ningún inconveniente.

Figura 20. Simulación de circuito restador con resultado -0

 17

Tabla 2

Resultados Simulados de Circuito Sumador-Restador

Operandos Resultado RESTA

Display (número en
1er sumando: A 2do sumando: B
decimal)
A3 A2 A1 A0 B3 B2 B1 B0
1 0 0 0 0 0 0 0 8
1 0 0 0 0 0 0 1 7
1 0 0 0 0 0 1 0 6
1 0 0 0 0 0 1 1 5
1 0 0 0 0 1 0 0 4
0 1 1 1 0 1 0 0 3
0 1 1 1 0 1 0 1 2
0 1 1 1 0 1 1 0 1
1 0 0 0 1 0 0 0 0

Implementando el circuito de las figuras 11-20 y con el carrier de entrada conectado a la

fuente obtenemos un circuito restador cuyos resultados se muestran en el display de 7 segmentos

conectado al decodificador 7448. Estos resultados se resumen en la Tabla 2 mostrada

anteriormente.
 18

Conclusiones

 Necesariamente van conectadas 4 compuertas XOR en el circuito para poder

sumar o restar dependiendo de la línea de transmisión.

 Si la suma de los dos datos de entrada más el acarreo previo arroja un resultado

entre O y 15, la suma aparecerá en las salidas de suma y el bit de acarreo de

salida, C4 se hace igual a cero.

 Si el resultado de la suma se sitúa entre 16 y 31, el bit de acarreo C4 se pone en 1

y las salidas correspondientes a los bits de suma se hacen iguales al valor del

resultado menos 16. Observe que en el sumador de 4 bits, el bit de acarreo

resultante posee un peso binario igual a 16.

 Es posible implementar sumadores para palabras de tamaño superiores a 4 bits si

se disponen varios 74LS283 en cascada

 19

Bibliografía      

[1].http://irlenys.tripod.com/digitalesi/arit/suma.htm

[2]. https://www.dte.us.es/docencia/etsii/ii/fc/doc/aula/FCT5