UNIVERSIDAD DE COSTA RICA

ESCUELA DE INGENIERÍA ELÉCTRICA

PROGRAMA DEL CURSO
IE-0323 Circuitos Digitales I

II Ciclo de 2019

Profesor: Ing. Geovanny Delgado M.Sc.E.E

Tel 2253 0818 ext 44, Cel: 8314 9489,
email: [email protected]

Descripción del curso: Este es un curso que enseña las herramientas y desarrolla las destrezas para el análisis y diseño de
circuitos digitales combinacionales y secuenciales.
Créditos: 3.
Horas lectivas: 4 por semana.
Requisitos y correquisitos: IE-0313 Eléctrónica I
Objetivo general: Dar una introducción a la teoría y tecnologías de Circuitos Digitales. Aprender sobre el análisis y diseño
de circuitos combinacionales y secuenciales y la simbología normalizada.
Objetivos específicos: Al finalizar el curso los estudiantes dominarán las herramientas y tendrá las habilidades para:
i. Manejar operaciones algebraicas en cualquier base numérica.
ii. Reconocer y utilizar los principales códigos binarios.
iii. Utilizar el álgebra de conmutación.
iv. Analizar y diseñar circuitos electrónicos digitales en tecnología CMOS.
v. Leer e intepretar especificaciones del fabricante de circuitos electrónicos digitales SSI y MSI.
vi. Obtener la función mínima de una función combinacional con la técnica de Mapas de Karnaugh.
vii. Analizar y diseñar circuitos digitales con las unidades lógicas combinacionales.
viii. Analizar y diseñar circuitos digitales basados en flip-flops.
ix. Analizar y diseñar máquinas de estado sincrónicas.

CONTENIDOS

1. INTRODUCCION GENERAL A LOS SISTEMAS DIGITALES [4 Lecciones]

1.1 Señales analógicas y contenido de información en las señales.

1.2 Muestreo de señales analógicas y retención. Teorema de muestreo (frecuencia de muestreo).
1.3 Cuantización de señales muestreadas, error de cuantización, resolución y exactitud.
1.4 Conversión A/D de tres pasos: Muestreo y retención, Cuantización y Codificación.
1.5 Elementos binarios: bit, Palabra, Byte y nibble.

2. SISTEMAS DE NUMERACION Y CODIGOS DIGITALES [6 Lecciones]

2.1 Sistema de Numeración.

2.2 Cambios de base: de una base menor a una base mayor y de una base mayor a una base menor.
2.3 Operaciones aritméticas en bases distintas de la base 10.
2.4 Representación de números negativos: magnitud y signo, complemento de base.
2.5 Operaciones de suma y resta en complemento de base. Reglas de suma y resta de números con signo. Rebase y acarreo.
2.6 Códigos: BCD, Octal, hexadecimal, ASCII. Suma en BCD.
2.7 Ejemplos de conversión analógica a digital para números binarios con y sin signo.

3. ALGEBRA BOOLEANA [6 Lecciones]

3.1 Conectivas lógicas: Y, 0, 0 exclusiva, Operador NO.

3.2 Propiedades fundamentales:
3.2.1 Proposiciones elementales: complemento, elemento 0, elemento 1, Idempotencia.
3.2.2 Leyes fundamentales: asociativa, conmutativa, distributiva, Teorema de De Morgan.
3.3 Reducción de expresiones Booleanas por manipulación algebraica.

1 de 5
 UNIVERSIDAD DE COSTA RICA
ESCUELA DE INGENIERÍA ELÉCTRICA
PROGRAMA DEL CURSO
IE-0323 Circuitos Digitales I

3.4 Otras conectivas lógicas que son un conjunto completo en sí mismas: NOO, NOY.
3.5 Representaciones alternas de las conectivas Y, O y NO con conectivas NOY y NOO.

4. TECNOLOGIAS DE CIRCUITOS INTEGRADOS (CI) DIGITALES [8 Lecciones]

4.1 Circuitos integrados: SSI, MSI, LSI, VLSI.

4.2 Lógica MOS Complementaria (CMOS)
4.2.1 Aspectos generales de la tecnología CMOS
a. Funcionamiento de los transistores de canal n y canal p.
b. Circuito Inversor CMOS básico.
c. Compuertas NOY y NOO.
d. Circuito separador (Buffer).
4.2.2 Especificaciones del fabricante para circuitos integrados CMOS.
4.2.3 Comportamiento eléctrico en estado estable CMOS: Niveles lógicos y márgenes de ruido. Abanico de salida (Fan-
out).
4.2.4 Entradas no usadas.
4.2.5 Comportamiento eléctrico dinámico CMOS: Tiempos de transición. Trayectoria de señal, tiempo de trayectoria,
Tiempos de Retardo de propagación. Consumo de potencia.
4.2.6 Otras estructuras de entrada y salida CMOS: Entradas con disparo Schmmitt. Salidas de tres estados.. Buses de
fuente múltiple.

5. MAPA DE KARNAUGH Y REDES ITERATIVAS [12 Lecciones]

5.1 Descomposición en mintérminos y maxtérminos.

5.2 Determinación de las 8 formas estándar: Y/O, NOY/NOY, O/NOY, NOO/O, Y/NOO,NOY/Y, O/Y, NOO/NOO.
5.3 Construcción y propiedades del mapa de Karnaugh: Algebra de conjuntos y su isomorfismo con el algebra de Boole.
Del diagrama de Venn al mapa de Karnaugh. Mapas de Karnaugh de 2, 3 y 4 variables.
5.4 Concepto de implicante, implicantes primos, implicantes esenciales.
5.5 Definición de función mínima.
5.6 Minimización de funciones Booleanas empleando el mapa de Karnaguh.
5.7 Mapas de 5 y de 6 variables. Minimización de funciones de 5 y 6 variables
5.8 Funciones parcialmente especificadas: condiciones “no importa” y no pueden ocurrir.
5.9 Forma de producto de sumas (PDS) simplificada.
5.10 Ejemplo de diseño combinacional: decodificador BCD a 7 segmentos: Tipos de dígitos de 7 segmentos.
5.11 Diseño de redes iterativas basadas en el concepto de propagación de estado y tablas de transición de estado. Desarrollo
de ejemplos de redes iterativas

6. TEMAS AVANZADOS EN CIRCUITOS COMBINACIONALES [10 Lecciones]

6.1 Mapas de dimensión reducida: Mapas de una variable ingresada para funciones completamente especificadas. Función
mínima.
6.2 Mapas de dos variables ingresadas para funciones completamente especificadas. Función mínima.
6.3 Mapas de una ingresada para funciones parcialmente especificadas. Función mínima.
6.4 Mapas de dos variables ingresadas para funciones parcialmente especificadas. Función mínima.
6.5 Unidad lógica combinacional: Diseño de Multiplexores
6.6 Realización de funciones lógicas con multiplexores.
6.7 Mapas de variable ingresada y funciones de N variables con Multiplexores: i) 2N X 1, ii) 2N-1 X 1, iii) 2N-2 X 1.
6.8 Árboles de multiplexores (Realización en N niveles de multiplexación.)
6.9 Multiplexores monolíticos 74HC151/152/153 y 74HC251/252/253

7. FLIP-FLOPS [6 Lecciones]

7.1 Biestable R-S con compuertas NOO y NOY

7.2 Descripción funcional por medio de diagramas de tiempo.

2 de 5
 UNIVERSIDAD DE COSTA RICA
ESCUELA DE INGENIERÍA ELÉCTRICA
PROGRAMA DEL CURSO
IE-0323 Circuitos Digitales I

7.3 Biestrables RS con habilitador de entrada. Latch tipo D transparente.
7.4 Flip-Flops RS; Flip-Flop tipo D Maestro-Esclavo, Flip-Flops JK maestro-esclavo; Flip-flop T, disparados por transición
y por pulso. Ejemplo de análisis por Diagramas de tiempos.
7.5 Flip-Flops integrados 74HC74 y 74HC109
7.6 Circuitos de restablecimiento al encendido (power-up reset). Circuito para 0 y 1 momentáneo en el power-up.
7.7 Metaestabilidad: Causas y efectos.
7.8 Ejemplo de diseño con FF: Contadores de rizo y Contadores sincrónicos.

8. MAQUINAS DE ESTADO [10 Lecciones]

8.1 Máquinas de estados: Tablas de estado, diagramas de estado, diagramas de estado algorítmico.
8.2 Máquinas en modo de reloj (máquinas sincrónicas).
8.3 Estructura de las máquinas de estado sincrónicas: memoria de estado, lógica combinacional de próximo estado, lógica
combinacional de salidas.
8.4 Relación entre el diagrama ASM y el diagrama de temporización.
8.5 Pasos en el diseño de una máquina secuencial: Definición, descripción, evaluación, síntesis y prueba.
8.6 Primera etapa de diseño: Definición, evaluación y descripción: Ejemplo de semáforo peatonal.
8.7 Eliminación de estados redundantes: métodos de las particiones.
8.8 Segunda etapa de diseño: Síntesis y prueba.
8.8.1 Declaración de estados, Asignación de estados y Tabla de excitación de F.F.
8.8.2 Estructura y síntesis de máquinas clase 1.
8.8.3 Registros de desplazamiento izquierda/derecha con carga en paralelo.
8.8.4 Determinación de la función de próximo estado: Transición de estado incondicional y Transición de estado
condicional
8.8.5 Cálculo de la función de salidas: Salidas incondicionales y salidas condicionales
8.8.6 Determinación del tipo de flip-flop que reduce la función de próximo estado: un método heurístico
8.8.7 La función de salidas: Modos de activación y Acondicionamiento de salidas
8.8.8 Síntesis de máquinas clase 2: contadores sincrónicos y secuenciadores.
8.8.9 Síntesis de máquinas Clases 3 y 4. Ejemplos de diseño de máquinas clase 3 y 4.

Bibliografía:
1- Clare, CR: “Designing Logic Systems Using State Machines”; McGraw-Hill, 1973.
2- Comer, D.J; “Digital Logic and State Machine Design”; Second Ed., Sanders College Publishing, 1990.
3- Wakerly, J.F; “Digital Design: Principles and Practices”, Prentice-Hall, tercera edición actualizada, 2001.
4- Hill, F.J; Peterson, C.R.: “Introduction to Switching Theory and Logical design”, John Wiley and Sons,
1974.
5- Lee C., Samuel; “Digital Circuits and Logic Design”; Prentice Hall Inc., 1976.
6- Mano, M.M.; “Diseño Digital”; Prentice Hall, 1978.
7- Vasquez, Marco Antonio. “Máquinas de Estado Sincrónicas”. Libro no publicado. I Edición 2001
8- Delgado, Geovanny. “Tutorial de Redes Iterativas. Material disponible en HTML en www.ftp://cr-
automation.com . Edición. 2017
9- Delgado, Geovanny. “Tutorial de Máquinas de Estado Sincrónicas”. Material disponible en PDF en
www.ftp://cr-automation.com. Edición 2017.
Evaluación:
Este curso se evalúa mediante la aplicación de cinco exámenes parciales, distribuidos de la siguiente manera:

I Parcial (Temas 1, 2) 20 %
II Parcial (Temas 3 y 4) 20%
III parcial (Tema 5) 20 %
IV Parcial (Temas 6 y 7) 20 %
V Parcial (Tema 8) 20%

3 de 5
 UNIVERSIDAD DE COSTA RICA
ESCUELA DE INGENIERÍA ELÉCTRICA
PROGRAMA DEL CURSO
IE-0323 Circuitos Digitales I

1. En cumplimiento del inciso a. del Artículo 18 del Reglamento de Régimen Académico Estudiantil se informa que
las fechas indicadas en el cronograma para los exámenes son la convocatoria oficial para aplicar dichos examenes.
Cualquier modificación de estas fechas se realizará con base en lo indicado en el Artículo 17 del mencionado
reglamento, los temas a evaluar en los exámenes son los indicados en la sección Evaluación de este documento y
todos los examenes tendrán una duranción de exactamente tres horas.
2. En cumplimiento del punto 1, inciso 2, del Artículo 22, solo se admitirán reclamos o aclaraciones a los exámenes
revisados en un plazo no mayor a 3 días hábiles contados a partir de la fecha de su devolución.
3. Los exámenes de reposición por ausencia a un examen se realizarán al final del curso, según el cronograma
indicado y habiéndose cumplido los requerimientos del Artículo 24.
4. Los documentos de referencia elaborados por Geovanny Delgado se encuentran en el servidor ftp://cr-
automation.com username: digitales1, password: IE323_SS19
5. Los estudiantes disponen de un Compedio de Problemas de Práctica que les permite desarrollar habilidades y
destrezas en cada uno de los temas cubiertos en el curso. ES RESPONSABILIDAD del estudiante realizar las
prácticas sugeridas y en caso de duda, acudir a las horas de consulta.

4 de 5
 UNIVERSIDAD DE COSTA RICA
ESCUELA DE INGENIERÍA ELÉCTRICA
PROGRAMA DEL CURSO
IE-0323 Circuitos Digitales I

5 de 5