Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • Solucion

    Cargado por

    Daniel Suhul
    20 vistas1 página
    El documento describe dos protocolos de bus para realizar lecturas de memoria: un bus síncrono con una frecuencia de reloj de 16 MHz y un bus semisíncrono con una frecuencia de reloj de 32 MHz. Se analizan las diferencias entre ambos protocolos y se determina cuál sería más eficiente para transferir datos dependiendo del tiempo de respuesta de la memoria.

    Descripción original:

    Solucion

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Denunciar este documento
    El documento describe dos protocolos de bus para realizar lecturas de memoria: un bus síncrono con una frecuencia de reloj de 16 MHz y un bus semisíncrono con una frecuencia de reloj de 32 MHz. Se analizan las diferencias entre ambos protocolos y se determina cuál sería más eficiente para transferir datos dependiendo del tiempo de respuesta de la memoria.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Marcar por contenido inapropiado
    Descargar como pdf o txt
    20 vistas1 página

    Solucion

    Cargado por

    Daniel Suhul
    El documento describe dos protocolos de bus para realizar lecturas de memoria: un bus síncrono con una frecuencia de reloj de 16 MHz y un bus semisíncrono con una frecuencia de reloj de 32 MHz. Se analizan las diferencias entre ambos protocolos y se determina cuál sería más eficiente para transferir datos dependiendo del tiempo de respuesta de la memoria.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Marcar por contenido inapropiado
    Descargar como pdf o txt
    de 1

    Universidad del País Vasco Departamento de Arquitectura y

    Facultad de Informática Tecnología de Computadores

    Arquitectura de Computadores I

    Buses 4 (solución): síncrono/semisíncrono + cálculos


    Las Figuras (a) y (b) muestran dos ciclos de bus distintos para realizar una lectura en memoria. Para el
    caso (a) la frecuencia de reloj es de 16 MHz y para el caso (b) de 32 MHz.
    a) ¿Qué tipo de protocolo sigue cada cronograma? Explica las diferencias entre ambos.
    b) ¿Cuál es el ancho de banda en el caso (a)?
    c) Queremos instalar en el sistema una memoria con un tiempo de respuesta de 250ns. ¿Qué
    protocolo utilizarías?
    d) Si el tiempo de respuesta de la memoria es de 50 ns, ¿qué protocolo es más eficiente para
    transferir datos de 16 bits? Justifica tus respuestas.

    Signal T1 T2 T3 Signal T1 T2 TWAIT T3

    Clk Clk

    A0-A7 A0-A7
    D0-D15 D0-D15

    RD/WR RD/WR

    READY
    (a)
    (b)
    -------------------------------------------------------------------------------------------------------------------------------

    Solución
    a) Analizando las señales del cronograma (a) podemos decir que es un bus síncrono: podemos ver la señal
    del reloj (Clk). Si observamos el cronograma (b) podemos decir que también corresponde a un bus
    síncrono (vemos una señal Clk), pero en este caso la señal READY nos indica que es un bus
    semisíncrono. En ambos casos se puede realizar una transferencia en 3 ciclos, pero en el segundo caso se
    pueden introducir los ciclos de espera necesarios para adaptarse a la velocidad del periférico.
    b) Para calcular el ancho de banda hay que tener en cuenta los siguientes dos datos: la cantidad de
    información que se puede transferir por el bus y el tiempo que se necesita para transferir dicha
    información. En este ejercicio se pueden transferir 2 bytes (16 bits de datos, D0-D15) en 3 ciclos
    (T1/T2/T3). Partiendo de que la frecuencia de reloj es de 16 MHz obtenemos que el tiempo de ciclo es de
    62,5 ns. Por lo tanto, el ancho de banda será el siguiente:
    cantidad información (bytes) 2 bytes
    AB = = = 0,01067 × 10 6 bytes/s = 10,6 7 MB/s
    tiempo (s) 3 × 62,5 × 10 −9 s
    c) Si queremos instalar una memoria con un tiempo de respuesta de 250 ns tendremos problemas con el
    primer protocolo. El ciclo de bus de este protocolo es de 187,5 ns (3 ciclos de 62,5 ns) y la memoria no
    responde en ese tiempo. En el segundo protocolo, utilizando ciclos de espera, podemos instalar esta
    memoria en el sistema. Por lo tanto, en este caso, utilizaríamos el protocolo (b).
    d) El ciclo de bus en el primer caso es de 187,5 ns y en el segundo caso de 93,75ns (una frecuencia de
    reloj de 32 MHz nos da un tiempo de ciclo de 31,25 ns). La memoria se puede insertar en cualquiera de
    los dos protocolos, y no será necesario utilizar ciclos de espera en el segundo. Por lo tanto, el segundo
    protocolo es más eficiente, puesto que envía 16 bits en menos tiempo.

    También podría gustarte