Practica 7 Lab Digital
Practica 7 Lab Digital
NUEVO LEON
FACULTAD DE INGENERIA
MECANICA Y ELECTRICA
GRUPO: 403
MODALIDAD: EN LINEA
Desarrollo............................................................................................................... 3
Practica .................................................................................................................. 7
Conclusiones ....................................................................................................... 15
Referencias .......................................................................................................... 16
Introducción
Desarrollo
FLIP FLOP JK
Los biestables síncronos activos por flanco (flip-flop) se crearon para eliminar las
deficiencias de los latches (biestables asíncronos o sincronizados por nivel). Los
flip flop
Biestable JK
J K Q Qsiguiente
0 0 0 0
0 0 1 1
0 1 X 0
1 0 X 1
1 1 0 1
1 1 1 0
X=no importa
J K Q
0 0 q
0 1 0
1 0 1
1 1
Junto con las entradas J y K existe una entrada C de sincronismo o de reloj cuya
misión es la de permitir el cambio de estado del biestable cuando se produce
un flanco de subida o de bajada, según sea su diseño. Su denominación en inglés
es J-K Flip-Flop Edge-Triggered. De acuerdo con la tabla de verdad, cuando las
entradas J y K están a nivel lógico 1, a cada flanco activo en la entrada de reloj, la
salida del biestable cambia de estado. A este modo de funcionamiento se le
denomina modo de basculación (toggle en inglés).
Ejemplo: 74LS73
Biestable JK Maestro-Esclavo
J K Q Qsiguiente
0 X 0 0
1 X 0 1
X 1 1 0
X 0 1 1
X=no importa
Evidencia fotográfica
Flip flop SR (TTL)
Flip Flop JK (TTL)
Flip Flop JK (74LS73)
https://www.youtube.com/watch?v=3xy9WDgfqJg