LABORATORIO DE SISTEMAS DIGITALES

PRÁCTICA NO 09
DISEÑO DE UN SIMULADOR DE SEMÁFORO
Profesor: Orlando Heredia Fecha: 2021
DISEÑO DE UN SIMULADOR DE SEMÁFORO
Evaluación
Informe y funcionamiento 60%
Defensa 40%

1. Construya un sistema que permita controlar las luces (leds) de dos semáforos para
dos calles de un solo sentido (Norte/Sur y Este /Oeste). En la tabla se indican el
tiempo que deben estar encendidas las luces.
2. Muestre la simulación para cuatro semáforos

SENTIDO LEDS DURACION

N/S R1 49 s
N/S A1 7s
N/S V1 56 s
E/O R2 63 s
E/O A2 7s
E/O V2 42 s

R, A, V: Luz roja, amarilla, verde de semáforos 1 y 2

La figura representa el esquema de un convertidor Analógico a Digital (ADC) con base en un contador de 8 bits y en un convertidor digital
analógico (DAC) de ocho bits. La entrada es Vin y la salida está en los displays

La asignación consiste en diseñar y construir en Multisim un convertidor similar.

 PRÁCTICA NO 007
Expansión en circuitos contadores
Profesor: Orlando Heredia Fecha: 2021
Interconexión de dos contadores 74169
PRE LABORATORIO
Debe buscar en libro texto y bibliografía técnica el procedimiento para
diseñar o configurar contadores con C. Integrados MSI.

Investigue como interconectar dos circuitos integrados 74169 para contar

desde 99 hasta 00.

Seleccione todos los elementos necesarios para realizar el esquema y

diagrama de conexión de los circuitos a construir

Realice un esquema
Seleccione los componentes y actualice el diseño y el esquema
Realice un diseño según la especificación
Realice el diagrama de conexión, y verifique el pin out

LABORATORIO
Diseñe construya y analice un contador programable desde: BA hasta 00
siendo BA programable mediante teclado (99 al 00, 76 al 00 => programable)
modulo MOD<100. El contador debe realizar el conteo de forma descendente
desde BA y detenerse al llegar al 00 (no debe ser cíclico).
Acondicione el circuito conectando un interruptor y un reloj , y programe el
circuito para activar un relé a los 120 segundos después de cerrado un interruptor

Actividad: Construir en Multisim el con teclado para introducir los números de

programación.

No construir en protoboaard
 CAPÍTULO 5

CIRCUITOS FUNCIONALES
149
 150

5.1.1 CONTADORES EN CIRCUITOS INTEGRADOS

En esta sección se pretende dar a conocer el significado, funciones y aplica-
ciones de las entradas y salidas que presentan los módulos contadores en circuitos
integrados, tomando en cuenta aquellas que se encuentran con mayor frecuencia.
Los contadores en circuitos integrados se nombran de acuerdo al número de
estados que poseen, código de las salidas, cantidad de bits y otras opciones que pre-
sentan. Están disponibles los contadores binarios, de décadas y BCD por sus muy va-
riados usos y aplicaciones. Un contador MOD=10 se conoce como contador de déca-
das, es decir, siempre que un contador tenga 10 estados en su conteo, es un contador
de décadas sin importar su secuencia. Ahora bien, si la secuencia corresponde a un
conteo de 0 – 9 se conoce como contador BCD. Generalmente estos contadores se
utilizan cuando los resultados se exhiben en decimal.

Generalidades
A continuación se explica la función de las entradas y salidas más comunes de
los contadores en circuitos integrados, teniendo como referencia las que presentan
dispositivos de integracón en mediana escala (MSI) como el 74LS161, el 74LS163 y el
74HC191, en las figuras 5-25 y 5-26 se presentan los símbolos de estos circuitos. En la
figura 5-27 se puede ver el diagrama de tiempos del 74HC191.
 151

Figura 5-25 Diagrama del contador (a) 74XX161 (b) 74XXX163 Fuente: Texas Instru-
ments Inc. Logic Selection Guide and Databook. 2/E, Texas Instruments Inc, Dallas,
1997

Figura 5-26 Símbolos de contadores 74XX191 Fuente: Idem

 152

Figura 5-27 Diagrama de tiempos del contador 74HC191 Fuente: Idem

 Entrada CLK o CP
La mayoría de los contadores en circuitos integrados presenta una entrada pa-
ra la señal de reloj o disparo sincronizado.
 153

 Salidas del contador

Las salidas de los FF son frecuentemente denotadas como QD, QC, QB, QA ,
(siendo QA el bit LSB) o con un número de subíndice que se relaciona con el peso o
posición del bit de la salida (Q3, Q2, Q1, Q0). Estas salidas pueden ser de tres estados
en cuyo caso existirá una entrada OE (Output Enable) dedicada a la activación del ter-
cer estado en las salidas.

 Entrada CLEAR o MR
Es muy común la entrada CLEAR, la cual al ser activada por nivel lleva la sali-
da del contador o una parte de él a cero. La función de la entrada Master Reset (MR)
es la misma de clear, esto es, lleva todas las salidas del contador a cero. La función
reset puede estar sincronizada o no con la señal del reloj.

 Entrada de habilitación EN (G)

Los contadores en circuitos integrados presentan entradas de habilitación por
nivel cuya activación permite el normal funcionamiento del contador. En caso de estar
desactivada el contador se mantendrá en el ultimo estado que tuvo antes de ser des-
habilitado.

 Entradas de carga LOAD

Los contadores en circuitos integrados, presentan entradas que permiten prefi-
jarlos a un valor dado, ya sea en forma asíncrona (independiente de los pulsos de reloj)
o síncrona (simultánea al flanco de transición del reloj). Éstas se denominan entradas
de cargas paralelas o de preinicio y se identifican de manera similar a las salidas de los
flip flops del contador (A, B, C, D). Cuando la entrada LOAD se activa la salida del con-
tador toma los valores de carga; es decir, los valores en las entradas de carga paralela
"pasan" o son copiados en la salida.
La preiniciación o carga asíncrona coloca la carga en la salida independiente-
mente del estado del reloj. En la carga síncrona, con la entrada LOAD activa, los valo-
res pasarán a la salida en el flanco de activación del contador.
 154

 Entradas UP (down)
Algunos contadores tienen la capacidad de realizar tanto conteo ascendente
como descendente, de acuerdo a como estén activada(s) la(s) entrada(s) UP (down).

 Salidas Max/Min y RCO

Estas salidas permiten la interconexión con otros contadores para expandir el
conteo aumentando el número de estados o bits al conectar varios contadores. La figu-
ra 5-27 muestra las salidas Max/Min y RCO (ripple carry output) del 74HC191.

En este circuito integrado, la salida Max/Min se activa cuando el contador al-

canza el máximo (mínimo) valor en sus salidas (QD, QC, QB, QA) para un conteo as-
cendente (descendente). La salida RC se activa cuando el contador alcanza el máximo
(mínimo) valor en sus salidas y la señal de reloj está en nivel bajo durante un conteo
ascendente (descendente). Estas señales pueden diferir de un C.I. contador a otro.

Interconexión de contadores
Cuando la cantidad de números a exhibir o contar requiere el uso de dispositi-
vos con mayor número de bits que los disponibles en el mercado, es necesario expan-
dir o interconectar varios módulos o circuitos integrados contadores. Los contadores
pueden así conectarse de manera asíncrona, como en la figura 5-28. Sin embargo,
como esta interconexión tiene los mismos problemas de velocidad que los contadores
asíncronos, los fabricantes de circuitos integrados contadores han diseñado éstos con
facilidades que permiten su interconexión de manera síncrona, estas facilidades son
las salidas Max/Min y RCO así como las entradas de habilitacion ENP y ENT entre
otras.

Figura 5-28 Interconexión asíncrona de contadores

 155

El contador 74ALS163
Este es un circuito contador binario de 4 bits de alta velocidad síncrono. Pre-
senta preiniciación o carga síncrona y una construcción que permite expandir el conteo
mediante la interconexión con otros 74ALS163. El contador tiene una entrada Master
Reset (CLR) síncrona; la cual estando activa establecerá cero (0) en la salida en el
pulso o flanco de reloj.

Figura 5-29 Símbolo del 74ALS163 Fuente: Idem

Como se muestra en la figura 5-29, este integrado tiene 16 pines con las si-
guientes funciones:
– LOAD o PE: Entrada paralela de habilitación (activa en bajo).
– D, C, B, A: Entradas de datos paralela o datos de carga.
– ENP: Entrada paralela de habilitación.
– ENT: Habilitador Total.
– CP o CLK: Entrada de reloj activo por flanco de subida.
– QD - QA: Salidas paralelas.
– RCO: terminal de salida para expansión.
La tabla 5-7 corresponde a la tabla de funcionamiento del circuito, mientras
que la figuras 5-30 presenta el diagrama lógico. En la figura 5-31 el fabricante muetra
el diagrama de tiempos del 74LS161 y el 74LS163, el funcionamiento del clear o reset
del 74LS163 está sincronizado con el reloj mientras que en el 74LS161 el clear ocurre
de manera asíncrona.
 156

CLR LOAD ENP ENT QD QC QB QA MODO

L X X X L L L L RESET
H L X X D C B A CARGA
H H X L SIN CAMBIO INHIBIDO
H H L X SIN CAMBIO INHIBIDO
H H H H CONTEO CONTEO
Tabla 5-7 Tabla de funcionamiento del 74ALS163 Fuente: Idem

Figura 5-30 Diagrama lógico del 74ALS163 Fuente: Idem

En el 74ALS163 todos los cambios en las salidas Q ocurren de manera sin-

cronizada con la transición positiva de la señal de reloj. Cuando LOAD está bajo y en el
momento que ocurra el flanco del reloj, el contador copiará los datos de las entradas de
 157

carga en las salidas. Observese que ENT deshabilita tanto el conteo como la salida
RCO. ENP y ENT se pueden usar para inhibir la secuencia de conteo.

Figura 5-31 Diagrama de tiempos del 74ALS161 y 74ALS163 Fuente: Idem

 Conexión MOD < 16

El 74ALS163 puede ser cargado en paralelo cuando la señal de carga (LOAD)
está en cero lógico. Tanto la operación de carga como la de borrado (CLEAR) son sín-
cronas con el reloj. Usando esta característica, el contador puede conectarse para que
funcione como divisor o contador programable. Prefijando cualquier número, en las
entrada de datos de carga, se puede lograr que la secuencia de conteo vaya desde
ese valor en la carga hasta la cuenta máxima o hasta otro valor determinado por una
función lógica específica. Este proceso es parecido al usado en circuitos contadores
 158

con MOD< 2 n usando carga asíncrona; sin embargo, la operación de carga sincroni-
zada elimina el problema de picos (spikes) en las salidas.
En la figura 5-32 se ilustra la conexión del contador para cargar el valor cero
cuando las salidas alcancen el valor QA=1 y QB=1, lo cual ocurre en el decimal 9.

Figura 5-32 Funcionamiento del 74ALS163 como contador 0 hasta 9

Figura 5-33 Diagrama de tiempos del contador 0 hasta 9

Es por esto, tal como se ve en la figura 5-33, que el contador seguirá la se-
cuencia del 0 al 9 tal como se presenta en el diagrama de la figura 5-34.

Figura 5-34 Diagrama de transición del circuito de la figura 5-32

 159

 Interconexión de contadores (expansión)

De acuerdo a su estructura interna, se distinguen dos tipos de interconexión
de circuitos integrados en contadores síncronos (figura 5-35):
– El modo ripple carry.
– El carry-look-ahead.
Las salida Ripple Carry (RCO) y las entradas de habilitación ENT y ENP facili-
tan la expansión o conexión en cascada de varios contadores. La entrada ENT además
de deshabilitar el contador permite inhibir la salida RCO. La salida RCO produce un
pulso positivo cuando el contador alcanza el máximo. Este pulso puede usarse para
habilitar otras etapas de contadores.
En la figura 5-35 se muestran cuatro 74ALS163 interconectados en modo
Ripple Carry y en modo Carry-Look-Ahead; los sistemas así formados son contadores
síncronizados de 16 bits. Las facilidades de expansión permiten la conexión de múlti-
ples contadores. En estos circuitos, cada contador es habilitado para cambiar ante un
flanco del reloj cuando el contador o contadores menos significativos a él alcanzan su
máximo valor.
El circuito modo ripple carry posee un limite en la frecuencia de la señal de re-
loj debido a que en altas freuencias se produce un pico o glitch en la salida RCO como
consecuencia de los retardos de propagación en los circuitos internos de los contado-
res. La forma de expansión carry-look-ahead mostrada en la figura 5-35 (b) permite la
conexión de múltiples contadores para trabajar a una frecuencia de reloj mayor que en
el modo ripple carry.
 160

Figura 5-35 Expansión del 74ALS163 (a) Ripple Carry (b) Carry-Look-Ahead

Fuente: Texas Instruments Inc. Logic Selection Guide and Databook. 2/E, Texas
Instruments, Dallas, 1997
 161

El contador 74HC191
El 74HC191 es un contador sincronizado binario natural de 4 bits, ascen-
dente o descendente, diseñado para carga en paralelo asíncrona.

Figura 5-36 Diagrama lógico del contador 74HC191 Fuente: Idem

 162

En el diagrama lógico (figura 5-36) muestra que los cuatro flip flops cam-
bian de estado en la transición positiva del reloj. La dirección del conteo es deter-
minada por la entrada de control D/U', con cero lógico el contador cuenta de forma
creciente mientras que con uno lógico lo hace en forma descendente. La entrada
de habilitación (CTEN) permite que el contador sea inhibido, un cero lógico habilita
el contador. El contador puede ser cargado en paralelo cuando la señal de carga
(LOAD) está en cero lógico. La operación de carga es asíncrona.

 Interconexión de contadores (expansión)

El 74HC191 ha sido diseñado con el fin de minimizar la lógica externa cuando
se requiere conectarlo con otros contadores (conexión en cascada) y así obtener un
circuito contador de mayor número de bits. En este caso, el dispositivo está provisto de
dos salidas; la salida “máxima” o “mínima” MAX/MIN y la salida Ripple Carry (RCO). La
salida MAX/MIN toma el valor de 1 si en las salidas el contador tiene el número 15 y
está contando en forma ascendente o si llega a 0 en el conteo decreciente.
Los contadores 74HC191 pueden ser interconectados de tres formas o modos
diferentes, tal como se presenta en las figuras 5-37 y 5-38. [7]

Figura 5-37 Conexión asíncrona de dos 74HC191

 163

En la figura 5-37 se muestra la expansión asíncrona. En esta interconexión

cada contaor es sincrónico en sí mismo, pero el sistema entre las dos etapas es asín-
crono puesto que el contador más significtivo cambia en el flanco de RCO.
Dado que la señal RC es generada mediante una NAND entre las señales de
reloj y la salida máxima, el pulso de reloj debe mantenerse lo bastante ancho para ha-
bilitar correctamente al siguiente contador. En la conexión asíncrona el pulso de conteo
debe propagarse a través de toda la lógica de cada circuito integrado, reduciendo la
máxima frecuencia de conteo por cada contador adicional en la conexión en cascada.
La figura 5-38 ilustra los otros dos modos de expansión del 74HC191, en am-
bos, cada contador será habilitado cuando todos los contadores menos significativos
lleguen al máximo.

Figura 5-38 Expansión del 74XX191 (a) De alta Frecuencia (b) Ripple Carry

 Conexión MOD < 16

El 74HC191 también pueden usarse como divisor o contador programable. Uti-
lizando las entradas de datos de carga del contador se puede lograr que la secuencia
de conteo vaya desde ese valor en la carga hasta la cuenta máxima o hasta otro valor
determinado por una función lógica específica.
 164

Circuito integrado 74ALS193

El 74ALS193 es un contador binario natural (MOD=16) sincrónico de 4 bits
con capacidad de conteo en modo ascendente o descendente. Posee separadas las
entradas de reloj de conteo ascendente y descendente. El símbolo y diagrama lógico
se muestran en las figuras 5-39(a) y 5-40.

Figura 5-39 C. I. 74ALS193 (a) Símbolo (b) Expansión Fuente: Texas Instruments
Inc. Logic Selection Guide and Databook. 2/E, Texas Instruments Inc, Dallas, 1997

Las salidas cambian de estado en sincronía con el flanco positivo del pulso de
reloj. Presenta entradas de preset o carga, las cuales también permiten usar el circuito
integrado como contador programable. Tanto la función de carga como la de borrado
son asíncronas e independientes de la señal de reloj.
El contador posee dos entradas de reloj, Up y DOWN. Una transición positiva
en la entrada UP permite el incremento del conteo mientras que una transición positiva
en la entrada DOWN efectua el conteo de manera descendente. Para poder contar, es
necesario que la entrada de reloj sin uso esté en alto (ver figura 5-40).
 165

Figura 5-40 Diagrama lógico del 74ALS193 Fuente: Idem

El C.I. dispone de dos salidas Carry y Borrow (CO, BO) activas en bajo. Cuan-
do el circuito llega a su conteo máximo (mínimo) la salida CO (BO) se activará cuando
la señal de reloj pase a ser baja (figura 5-41). Estas salidas pueden ser usadas como
señales de entrada para otro contador en un circuito de múltiples etapas como en la
figura 5-39 (b).
 166

Figura 5-41 Diagrama de tiempos del 74ALS193 Fuente: Idem

El 74ALS193 también pueden usarse como divisor o contador programable.

Utilizando las entradas de datos de carga del contador se puede lograr que la secuen-
cia de conteo vaya desde el valor en la carga hasta un valor prefijado como en el caso
de los circuitos integrados anteriores.

Divisores de frecuencia con C.I.

La opción de carga de los contadores se utiliza frecuentemente para estable-
cer una secuencia de conteo especifica disminuyendo el número de estados o modulo
del contador. De esta manera, al establecer una cantidad de estados también se fija la
relación entre la frecuencia del reloj o entrada y cualesquiera de las salidas. En la figu-
ra 5-42 se muestra una forma de programar el 74ALS163 tal que realice la secuencia o
conteo del 5 al 13. Las figuras 5-43 y 5-44 presentan el diagrama de tiempos y la se-
 167

cuencia de transición de este circuito. Observese que la frecuencia de la señal QD2 es

1/9 de la frecuencia de la señal de reloj, por tanto estamos ante un divisor de frecuen-
cia por nueve.

Figura 5-42 C. I. 74ALS163 como contador 5 hasta 13

Figura 5-43 Diagrama de tiempos del contador 5 hasta 13

Figura 5-44 Diagrama de transición del contador 5 hasta 13

En el diagrama de tiempos de la figura 5-45 se puede observar con más deta-

lle que las formas de onda de las salidas QB2 y QA2 no poseen un ciclo de trabajo
uniforme lo cual las hace inadecuadas como señales de reloj.
 168

Figura 5-45 Salidas QA2 Y QB2 del contador 5 hasta 13

La tabla 5-8 corresponde a la secuencia estable del contador, se observa que

por cada nueve flancos positivos (o negativos) de entrada o nueve periodos de la señal
de reloj, la salida QD2 tiene un periodo completo. Se concluye nuevamente que la fre-
cuencia de la señal QD2 es 1/9 de la frecuencia de la señal de reloj. Es de notar que
QD2 presenta tres periodos de reloj en estado bajo por cada seis en estado alto lo que
normalmente se denomina como ciclo de trabajo 6:9 (66,7%).
FLANCO QD2 QC2 QB2 QA2 DEC
CLK 
1 0 1 0 1 5
2 0 1 1 0 6
3 0 1 1 1 7
4 1 0 0 0 8
5 1 0 0 1 9
6 1 0 1 0 10
7 1 0 1 1 11
8 1 1 0 0 12
9 1 1 0 1 13
1 0 1 0 1 5
2 0 1 1 0 6
Tabla 5-8 Secuencia del contador 5 hasta 13

Un método que permite obtener relaciones de división de frecuencia, donde la

secuencia de conteo no es significante, es utilizar dos contadores en cascada. Un con-
tador se programa para dividir entre algún número N1 (2, 3, 4, ..., 15) mientras que el
segundo contador divide entre algún número entero N2, de esta forma la división resul-
tante es el producto de la división hecha por cada contador.