SSE5
Apparence
SSE5, pour Streaming SIMD Extensions version 5, est un jeu d'instructions SSE supplémentaires 128-bit pour l'architecture AMD64 du processeur Bulldozer annoncé par AMD le et dont la production a commencé en 2011[1].
Compatibilité
[modifier | modifier le code]Les processeurs AMD n'incluent pas la totalité des instructions-machine de la précédente version, SSE4. À la suite de cela, le développement de logiciels peut s'avérer compliqué. Certaines instructions sont des instructions à 3 opérandes.
Nouvelles instructions
[modifier | modifier le code]Le jeu d'instructions SSE5 est composé de 170 instructions (incluant 46 instructions de base) pour l'amélioration des performances en mono-thread. Il introduit[2],[3] :
- des instructions de fusion, de multiplication et d'accumulation (
FMAC
,FNMAC
,FMSC
,FNMSC
) - des instructions de multiplication et d'accumulation de nombre entier (
IMAC
,IMADC
) - des instructions de comparaison de vecteur et de test
- des instructions de contrôle de précision, d'arrondissement et de conversion
- des instructions de permutation et déplacement conditionnel
Notes et références
[modifier | modifier le code]- (en) Joel Hruska, « AMD Fusion now pushed back to 2011 », Ars Technica,
- (en) « 128-Bit SSE5 Instruction Set »(Archive.org • Wikiwix • Archive.is • Google • Que faire ?) (consulté le )
- (en) AMD Announces ‘SSE5′ Microprocessor Instructions
Voir aussi
[modifier | modifier le code]Articles connexes
[modifier | modifier le code]Liens externes
[modifier | modifier le code]- (en) « Page consacrée au SSE5 »(Archive.org • Wikiwix • Archive.is • Google • Que faire ?) (consulté le ) sur le site de AMD
- (en) A New SSE Instruction Set: AMD Announces SSE5, AnandTech, .
- (en) AMD Announces SSE5 Instruction Set, DailyTech, .