Exercicios Sistemas
Exercicios Sistemas
Exercicios Sistemas
Sistemas
Digitais
Coleco de Exerccios
Referncia
As referncias, quando existam, indicam o teste onde o exerccio foi proposto, a ausncia
desta ocorre quando o enunciado tenha sido apresentado noutro contexto (por exemplo
como trabalho prtico, sries de problemas, etc.).
Nota: Tratando-se de uma edio provisria, solicita-se que as gralhas sejam reportadas
aos docentes da disciplina.
1 LGEBRA DE BOOLE 1
3 ESTRUTURAS COMBINATRIAS 13
i
ii
1 lgebra de Boole
Transformao analtica
Mapas de Karnaugh
Implementao com multiplexers
1.1
1T9899I
Dada a funo F e os circuitos das fig.1 e fig.2:
F ( B. A C . A) B.C .A C .( A B ).( A D ) D.( A.C B ) a. r
fig.1 fig.2
ealize a funo tendo por base o circuito que mais se adequar. Justifique a sua resposta;
b. implemente a funo dispondo exclusivamente de MUX(s) de 4*1.
N.B.: no dispe do complemento das variveis.
1.2
2T9899I
Dada a funo F:
F ( B. D B. A A. D ) (C A D )
1.3
1T9899V
Dada a expresso booleana da funo J:
J A. B C . D . A. B C. D . B A B B B.C
1.4
2T9899V
Dado o circuito lgico da figura:
A
B
C
F
D
A
C
1.5
1T9900I
Analise a funo E apresentada no diagrama e A X
realize as seguintes alneas explicitando os B
E
mtodos utilizados: C
D Y
a. determine as formas:
i. AND-OR simplificada de E em funo de X e de Y;
ii. OR-AND simplificada de E como funo de A, B, C e D;
b. realize E com o mnimo de portas NOR de duas entradas;
c. desenhe o diagrama lgico equivalente utilizando sem repetio portas da coleco:
AND, OR, NOT, NAND, NOR, XOR, XNOR.
N.B.: no dispe do complemento das variveis.
1.6
2T9900I
Dada F apresentada no diagrama ao lado, realize D C B A
as seguintes alneas explicitando os mtodos F(D,C,B,A)
utilizados:
a. determine a forma AND-OR simplificada;
b. partindo do princpio que as configuraes de
entrada Fi (D,C,B,A) = S (1, 8, 11,15) nunca
ocorrem, desenhe o diagrama lgico equivalente, utilizando apenas portas NAND ou
NOR de duas entrada cada;
c. realize a funo recorrendo exclusivamente a multiplexers de quatro entradas.
Nota: Para a implementao no dispe do complemento das variveis.
Pgina - 3
Coleco de Exerccios de Sistemas Digitais Grupo 1
1.7
1T9900V
Projecte uma Unidade Aritmtica (do ingls AU), que executa uma de quatro operaes
aritmticas (A+B, A-B, A*B, A/B), consoante os dois bits de seleco S 0 e S1. A AU tem
por entrada dois operandos A e B, de 1 bit cada, sendo o resultado R expresso igualmente
por 1 bit (no mesmo domnio que os operandos). Alm de R, a AU apresenta dois
indicadores binrios: o Carry/Borrow/Resto, e o OV (Overflow).
a. Construa uma tabela com os valores de R, Cy, OV para todas as operaes.
b. Utilizando exclusivamente portas NAND e NOR de duas entradas implemente com o
mnimo de portas lgicas o bit Cy. Nota: no dispe do complemento das variveis.
c. Utilizando unicamente um MUX de 8x1 implemente a funo R.
1.8
2T9900V
Projecte um sistema programvel atravs de duas entradas de seleco S0 e S1, que realize
as operaes descritas na tabela abaixo, entre os operandos A e B (dimenso 1 bit). O
sistema dispe ainda de uma entrada I de inibio que enquanto activa coloca na sada R
o valor lgico zero.
Nota: Para a implementao no dispe do complemento das variveis.
S1 S0 Descrio
a. Obtenha uma expresso simplificada de R. 0 0 A>=B com sinal
b. Implemente a funo R, utilizando exclusivamente 0 1 A<=B sem sinal
portas NAND e NOR de duas entradas. 1 0 A!=B
c. Implemente a funo R, utilizando exclusivamente
multiplexers de 4x1.
A
R
B
I S1 S0
1.9
1T0001I
Dado o esquema da figura:
A
Pgina - 4
Coleco de Exerccios de Sistemas Digitais Grupo 1
1.10
2T0001I
1.11
1T0001V
Dado o esquema da figura:
a. Obtenha a forma OR-AND simplificada de F.
b. Implemente a funo F, podendo utilizar
exclusivamente portas NAND e NOR de duas
A
entradas. B F
c. Implemente a funo F, apenas com
multiplexers de 2x1. C
Nota: Para a implementao no dispe do
complemento das variveis.
1.12
2T0001V
Dado o esquema da figura
a. Obtenha a forma AND-OR simplificada de F.
b. Implemente a funo F, utilizando exclusivamente A
portas NOR de trs entradas. D
c. Implemente a funo F, apenas com multiplexers de B
4x1.
Nota: Para a implementao no dispe do F
complemento das variveis. C
1.13
1T0102I
Dado o esquema da figura:
D
B
C G
A
Pgina - 5
Coleco de Exerccios de Sistemas Digitais Grupo 1
1.14
1T0102V
Dado o esquema da figura:
D
B F
C
D
C
A
1.15
1T0203I
Dada a funo F A D A D B C D :
a. obtenha a forma OR-AND simplificada de F;
b. considerando que F(D,C,B,A) tem indiferenas (dont care) nos termos (3, 4, 6, 15) e
sem dispor do complemento das variveis, implemente:
i. exclusivamente com portas NOR de duas entradas;
ii. apenas com multiplexers 4x1.
1.16
2T0203I
1.17
2T0203I
Sem dispor do complemento das variveis realize a funo J, nas seguintes condies:
J B D AC A D BC
a. utilizando apenas portas NAND e NOR de duas entradas;
b. apenas com multiplexers 4x1.
Pgina - 6
2 Clculo aritmtico e lgico/Representao numrica
Nmeros Naturais
Nmeros Relativos
Somador/Subtractor
Indicadores de erro
Indicadores relacionais
2.1
1T9899I
Numa Unidade Aritmtica e Lgica do tipo da que realizou no laboratrio surgiu nas
sadas a combinao de valores que a figura mostra quando estava seleccionada uma das
operaes de adio significa LED aceso. Determine (pelo menos) um exemplo de
conjunto de valores de entrada (A, B, Ci e Operao) que justifique aquelas sadas.
Acompanhe a sua resposta com a explicao que achar suficiente.
GE Ov AE C y /B r R 3 R 2 R 1 R 0
2.2
2T9899I
Numa Unidade Aritmtica e Lgica do tipo da que realizou no laboratrio colocaram-se
nas entradas os seguintes valores: A = 1001; B = 0111; C i = 1. Para as operaes a seguir
descritas, indique os valores das flags e dos bits do resultado, justificando sucintamente o
raciocnio utilizado:
a. ADC adio BCD: R = A + B + Ci
b. SBB subtraco: R = A B Ci
2.3
1T9899V
Numa Unidade Aritmtica e Lgica do tipo da que realizou no laboratrio foram
aplicadas as seguintes configuraes nas entradas: A = 0001, B = 1000, Ci = 1. Sabendo
que o domnio da entrada declarado na varivel D, indique as configuraes que espera
obter em R perante a operao R = A - B - Ci. Justifique, para cada caso, a interpretao
das entradas e sadas.
2.4
2T9899V
Uma Unidade Aritmtica e Lgica do tipo da que realizou no laboratrio apresenta na
sada a configurao R=10000. Sabendo que a varivel de seleco de domnio (
entrada) D est posicionada para naturais inteiros sem sinal e que a varivel Ci vale
zero, indique justificando se a ALU est sujeita operao soma (R=X+Y+Ci) ou
subtraco (R=X-Y-Ci) e ilustre com exemplos os valores que podem surgir nas entradas
X e Y neste caso.
2.5
2T9900I
Numa unidade aritmtica e lgica (ALU) esto presentes s entradas os seguintes valores
A = 0101 e B = 1101. Se a ALU for sujeita operao R = A B, responda justificando
adequadamente:
a. qual ser a configurao de R e que valores lhe correspondero em cdigo binrio
natural e em cdigo binrio complementar;
b. sero verdadeiros ou falsos os indicadores A B e A B, entendidos: o primeiro em
cdigo binrio natural e o outro em cdigo binrio complementar.
Coleco de Exerccios de Sistemas Digitais Grupo 2
2.6
2T9900V
Considere que na ALU (Unidade Aritmtica e Lgica), realizada no segundo trabalho
prtico da disciplina, estava seleccionada a operao A-B, estava presente em A o
algarismo 3 e que observava o seguinte resultado: R=1010, GE activa, AE desactiva.
a. Qual o algarismo presente em B.
b. Quais os valores lgicos presentes nas flags de OV e Cy/Bw.
2.7
1T0001I
Considere que na ALU (Unidade Aritmtica e Lgica), realizada no segundo trabalho
prtico da disciplina, estava seleccionada a operao A-B-Ci, estava presente em B o
dgito hexadecimal E e Ci=1, e que observava o seguinte resultado: R=1000, OV activo.
a. Qual o algarismo presente em A.
b. Quais os valores lgicos presentes nas flags de AE, L e Cy/Bw para o valor escolhido
de A.
2.8
2T0001I
Considere a ALU (Unidade Aritmtica e Lgica) realizada no segundo trabalho prtico da
disciplina.
a. D exemplo de uma configurao para A e outra para B, para que a operao
R=A+B+Ci, com Ci=1, produza Cy/Br=1 e OV=1. Explicite os valores de A, B e R como
inteiros sem e com sinal.
b. Para os mesmos valores de A, B e Ci diga quais os valores de OV, Cy/Br, AE e L, se
for seleccionada a operao R=A-B-Ci. Explicite os valores de R, para este caso.
2.9
1T0001V
Considere que na ALU (Unidade Aritmtica e Lgica), realizada no segundo trabalho
prtico da disciplina, estava seleccionada a operao R=A-B-Ci, estava presente em A o
dgito hexadecimal 5 e Ci=1, e que observava o seguinte resultado: R=1100.
a. Qual a configurao presente em B e a que valores corresponde (com e sem sinal)?
Justifique.
b. Quais os valores lgicos presentes nas flags de GE, AE, OV e Cy/Bw? Justifique.
2.10
2T0001V
Considere que na ALU (Unidade Aritmtica e Lgica), realizada no segundo trabalho
prtico da disciplina, estava seleccionada a operao R=A+B+Ci, estava presente em A o
valor zero e que o indicador Ov (overflow) estava activo.
a. Determine, justificando, quais as configuraes presentes em B, em R e em Ci e
indique que valores lhes correspondem (em cdigo binrio natural e em cdigo binrio
complementar).
b. Ainda com A = 0 e B e Ci nas condies anteriores, comutou-se para a operao
R=A-B-Ci. Quais os valores lgicos agora presentes nas flags de GE, AE, Ov e Cy/Bw?
Justifique.
Pgina - 9
Coleco de Exerccios de Sistemas Digitais Grupo 2
2.11
1T0102I
Considere que na ALU (Unidade Aritmtica e Lgica), realizada no segundo trabalho
prtico da disciplina, estava seleccionada a operao R = A B - Ci, estava presente em
Ci = 0, e que observava o seguinte resultado: R = 0111, AE = 0 e OV = 0.
a. Calcule uma possvel configurao para A e outra para B e indique a que valores
correspondem (consideradas em binrio natural e em cdigo dos complementos). Quais
os valores lgicos presentes nas flags de L e Cy/Bw? Justifique.
b. Para os mesmos valores de A e B, passando a seleccionar a operao R = A + B + Ci,
Quais os novos valores de R, Cy/Bw e Ov? Justifique.
2.12
1T0102V
Considere que na ALU (Unidade Aritmtica e Lgica), realizada no segundo trabalho
prtico da disciplina, estava presente em A a configurao 0100, e que observava o
seguinte resultado: R = 1100, e OV = 0.
a. Calcule as configuraes para B e Ci, respectivamente para as operaes
R = A + B + Ci e R = A B Ci.
b. Indique a que valores correspondem as configuraes de A, B e R (consideradas em
binrio natural e em cdigo dos complementos). Quais os valores lgicos presentes nos
sinais BE, L e Cy/Bw? Justifique.
2.13
1T0203I
Considere que na ALU (Unidade Aritmtica e Lgica) realizada no segundo trabalho
prtico da disciplina, estava seleccionada a operao R = A B Ci, estava presente em
R o valor 1000, o indicador B (below) estava activo e GE (greater or equal) desactivo.
R A B Ci
Br Ov B GE
a. Base 2 1000 T
r Base natural 1
a 10 relativo 0
nscreva o quadro para a folha de resposta completando os campos vazios. Justifique
sucintamente todos os campos preenchidos.
b. Mantendo as configuraes calculadas para A, B e Ci, determine o novo R = A +B+Ci.
Acrescente ao quadro anterior os valores a que corresponde agora R e preencha os
campos relativos aos indicadores vlidos. Justifique.
Pgina - 10
Coleco de Exerccios de Sistemas Digitais Grupo 2
2.14
2T0203I
Considere a ALU que realizou no 2 trabalho prtico.
R A B Ci Cy/
Ov B GE
Base 2 0111 1010 Br
natural 0
Base 10
relativo
Pgina - 11
3 Estruturas combinatrias
Somadores
Multiplexers
Decoders
Encoders
Nota:
Este tipo de exerccios visa a anlise e compreenso dos vrios blocos que constituem o
circuito, bem como das dependncias entre eles.
No pretendida a extraco das expresses analticas de cada bloco, com vista
posterior composio.
Valoriza-se particularmente a identificao de relaes que permitam evitar a
complexidade da anlise.
3.1
1T9899I
A figura em baixo representa uma forma da funo G. Determine a forma AND-OR
simplificada da mesma funo.
A
B
C
E2 E1 S1 S0
DEC
3 2 1 0
D 0
1
A Ci
2 + S
Ci
S0 B A
G
E 3 + S
S1 B
PENC
E1
E2
3.2
2T9899I
A figura representa uma forma da funo G. Determine a forma AND-OR simplificada da
mesma funo.
Coleco de Exerccios de Sistemas Digitais Grupo 3
3.3
1T9899V
Determine, explicitando o raciocnio, a forma AND-OR simplificada da funo H,
representada na figura.
S0 0 1
A D
2 1 0 P
S1 E 1 4
E
B 8 2 1
G C
1 2 + N
1 4 2 C
C
G2 3 2
D 4 8 3 S0 0
8 Y H
E S1 1
E S
3.4
2T9899V
Determine, explicitando o raciocnio, uma forma simplificada da funo H, representada
na figura.
3.5
1T9900I
Determine, justificando o raciocnio, formas simplificadas das funes X e G,
representadas na figura.
Y 1
D 0
M Y1 2
A E U
Y2 4 1 0
X
S 0 S Y3 8 2 1 M
1
+ U X
1 4 2 Y
X
2 8 3
S1
4 E S0
8 0
B 1 P D0
E
C 2 N D1
D 3 C
G
E E GS
Pgina - 15
Coleco de Exerccios de Sistemas Digitais Grupo 3
3.6
1T9900I
Sem dispor do complemento das variveis, realize a funo F definida pelo mapa de
Karnaugh, recorrendo exclusivamente a:
A
F=
- 1 - 0
C 1 0 1 -
B
a. multiplexers de quatro entradas;
b. mdulos somadores completos de quatro bits.
3.7
2T9900I
Determine, justificando o raciocnio, formas simplificadas das funes H e I,
representadas na figura.
3.8
1T9900V
Dado o circuito, obtenha uma expresso simplificada de G.
A PENC
0 1
B S0
1 2
S1
C 2 0 4
3 GS 8 1
EN 2
DEC
+ 4 G
B S0 0 1 8
C S1 1 2
2 4
E EN1
8
3
D EN2
Pgina - 16
Coleco de Exerccios de Sistemas Digitais Grupo 3
3.9
2T9900V
Dado o circuito da figura ao lado, obtenha, justificando, uma expresso simplificada de
G.
A PENC
0 0 1
S0
1 2
S1
B 2 0 4
C 3 8 1 0
PENC
D EN S0 a s
2 1
+ 4 2
S1 b + c G
DEC
E S0 0 1 8 3
S1 1 2 EN
2 4
F EN 3 8
3.10
1T0001I
Dado o circuito da figura ao lado, obtenha, justificando, uma expresso simplificada de
G.
A PENC
0 1
B S0
1 2
S1
C 2 0 4
D 3 GS 8 1
EN 2 G
DEC
+ 4
C S0 0 1 8
B S1 1 2
2 0 4
EN1
3 8
3.11
2T0001I
Dado o circuito da figura ao lado, obtenha, justificando, uma expresso simplificada de
G.
DEC
A S0 0 1
B S1 1 2
EN1 2 4
PENC
EN2 3 8 1 0
S0
2 1
E + 4 2
S1 G
D 1 8 3 GS
C 2 Co EN
1 4
1 8
Pgina - 17
Coleco de Exerccios de Sistemas Digitais Grupo 3
3.12
1T0001V
Dado o circuito da figura, obtenha, justificando, expresses simplificadas de G e de H.
A
B
1
C Ci
2
D
4 1 0
E
8 2 1
S0 0 1
+ 4 2 Y
G
D
S1 E 1 2 8 3 S0 H
C 2 4 S1
E0
3 8
E1
3.13
2T0001V
Dado o circuito da figura em baixo, obtenha, justificando, uma expresso simplificada de
G.
3.14
1T0102I
Dado o circuito da figura ao lado, obtenha, justificando, a expresso simplificada de F.
Pgina - 18
Coleco de Exerccios de Sistemas Digitais Grupo 3
3.15
1T0102V
Dado o circuito da figura ao lado, obtenha, justificando, a expresso simplificada de G.
3.16
1T0203I
Dado o circuito da figura ao lado, obtenha, justificando, uma expresso simplificada para
a sada G.
3.17
2T0203I
Dado o circuito ao lado, obtenha uma expresso simplificada para a sada F. Justifique.
Pgina - 19
4 Desenho de ASM-Chart - A partir de:
Estruturas sequenciais
Especificao em texto
CUPL
4.1 Estruturas sequenciais
4.1.1
1T9899I
Desenhe o ASM chart correspondente ao circuito da figura que tem como entradas X e Z
e como sada S.
0 0 1
X 1
PLsincI I I I
3 2 1 0
Z 2 Y count down
3 S1 S0 Clk Q3 Q2 Q1 Q0
1
S
4.1.2
2T9899I
Dado o circuito da figura, desenhe o ASM chart correspondente.
1 1
PL(syn) P1P0
Count UP
CLK
Q1Q0
S1S0
A 0
1 1 Y K
B 2
3
4.1.3
1T9899V
O circuito da figura baseado num contador programvel de 4 bits que recebe clocks na
entrada count up (CU). A entrada parallel load (pl) sncrona com o clock. Admita que
inicialmente foi feito Clear ao contador, de molde a que todas as sadas se encontrem no
estado 0, isto , Q3 = Q2 = Q1 = Q0 = 0.
a. Desenhe o diagrama ASM-chart correspondente ao circuito da figura, tomando Q0, e
Q1 como variveis de estado.
b. Para alm do comportamento descrito em a), indique qual seria a sequncia evolutiva,
admitindo como inicial cada um dos restantes estados do contador.
Coleco de Exerccios de Sistemas Digitais Grupo 4
PL P3 P2 P1 P0
(SYNC)
Counter
CLK Cu
CLEAR Q3 Q2 Q1 Q0
1
Ci
A
S
+
x B
Co
y F
4.1.4
2T9899V
O circuito da figura baseado num registo de
deslocamento (shift- register) do tipo 74..195.
Admitindo que se realiza inicialmente o
B
carregamento resultante da aco do boto B:
a. Desenhe o diagrama ASM-chart
correspondente ao circuito da figura. LD CL A B C D
J
b. Diga se, em presena doutro valor inicial, a K 74..195
mquina poderia apresentar diferente nmero de CLK
Q Q Q Q
estados. Ilustre com, pelo menos, um exemplo. A B C D
S 0
S 1
0
Y S
1
X
2
Y
3
4.1.5
1T9900I
Desenhe o diagrama ASM-chart do circuito da figura abaixo.
0 0 0
J LD A B C D
(Sync)
K
CLK
QA QB QC QD
Ci
A S
S
A B
Co
C
Pgina - 23
Coleco de Exerccios de Sistemas Digitais Grupo 4
4.1.6
2T9900I
Desenhe o diagrama ASM-chart do circuito da figura abaixo.
4.1.7
1T9900V
Dado o circuito da figura desenhe o ASM correspondente.
0 0
PL(sync) D1D0
X
CET
Mclk CUP
Q1Q0
S
S1
S0
X 0
1 1
X 2
0 3
4.1.8
2T9900V
Dado o circuito da figura desenhe o ASM-chart correspondente.
1
A1A0 B1B0
+
Cy A1A0
PL(sync) D0 D1
J
A K 74195
Mclk
Q0 Q1
B S
X1 X0
4.1.9
1T0001I
Pgina - 24
Coleco de Exerccios de Sistemas Digitais Grupo 4
PL(sync) D1 D0
Counter
UP
Mclk
Q1 Q0
X0
S
X1
B
S1 S
A 0 0
1
1 2
3
4.1.10
2T0001I
Dado o circuito da figura desenhe o ASM-chart correspondente.
4.1.11
1T0001V
Dado o circuito da figura desenhe o ASM-chart correspondente.
Pgina - 25
Coleco de Exerccios de Sistemas Digitais Grupo 4
4.1.12
2T0001V
Dado o circuito da figura desenhe o ASM-chart correspondente.
4.1.13
1TI0203]
Pgina - 26
Coleco de Exerccios de Sistemas Digitais Grupo 4
Pgina - 27
Coleco de Exerccios de Sistemas Digitais Grupo 4
4.3 CUPL
4.3.1
1T0102I
4.3.2
1T0102V
Dado o programa, em CUPL: [Q0..1].ar = 'b'0 ;
a. desenhe o diagrama de blocos, atribuindo os pinos [Q0..1].sp = 'b'0 ;
(entradas e sadas) a usar numa PAL g22v10; SEQUENCE [Q1,Q0] {
b. desenhe o ASM-chart equivalente a este mdulo. PRESENT 3
IF x # y NEXT 3;
IF !y NEXT 2;
DEFAULT NEXT 1;
PRESENT 1
OUT A;
IF x OUT B;
DEFAULT NEXT 0;
PRESENT 0
IF x & y NEXT 3;
IF x & !y NEXT 1;
DEFAULT NEXT 0;
PRESENT 2
IF !y OUT A,B;
IF !x NEXT 2;
IF x NEXT 3;
Pgina - 28
Coleco de Exerccios de Sistemas Digitais Grupo 4
4.3.3
2T0203I
Dado o programa em CUPL: [Q0..1].AR = 'b' 0;
a. desenhe o diagrama de blocos, atribuindo os pinos [Q0..1].SP = 'b' 0;
(entradas e sadas) a utilizar numa PAL g22v10; SEQUENCE [Q1,Q0]{
b. desenhe o ASM-chart referente a este mdulo. PRESENT 0
IF !X OUT B;
IF X & Y NEXT 1;
IF X & !Y NEXT 2;
default NEXT 0;
PRESENT 1
OUT B;
IF !Y OUT A;
NEXT 0;
PRESENT 2
OUT A;
IF Y NEXT 0;
IF !Y NEXT 2;
Pgina - 29
5 Implementao de mquinas de estados A partir de:
ASM-chart
5.1 ASM-Chart
5.1.1
1T9899I
O ASM chart da figura representa um contador binrio sncrono de mdulo programvel
atravs de um interruptor de comando M.
a. Desenhe um circuito que o implemente, deixando patentes as
00
entradas e sadas, nos quais os bits das variveis de estado so
representados: 01
i. por um flip-flop tipo D edge-triggered, o de menor
peso;
ii. por um flip-flop tipo JK, o de maior peso. 0 M
5.1.2
1T9899V
Dado ASM-chart da figura: Q1 Q0
00
a. implemente a mquina de estados, utilizando 1 flip-flop x
tipo JK para definir o bit de estado Q1 e 1 flip-flop tipo D
para definir o outro bit de estado. F
A
T
T
B
F
S
01
y
T
A
F
11
S z
T F
A.B
Coleco de Exerccios de Sistemas Digitais Grupo 5
5.1.3
2T9899V
Dado o ASM-chart da figura: 00
a. desenhe um circuito que o implemente, deixando patentes a S A
as entradas e sadas. Os bits das variveis de estado so
representados: 01
i. por um flip-flop tipo D, o de menor peso; b
0
x
5.1.4
1T9900I
Dado ASM-chart da figura: Q1 Q0
G = 1.
1
D
S 0
11
b
01
S c
00
d
1
P
0
1 0
G
Pgina - 33
Coleco de Exerccios de Sistemas Digitais Grupo 5
5.1.5
2T9900I
Dado o ASM-chart da figura: Q1 Q0
a. projecte a mquina de estados, realizando a varivel Q 0 com 00
um flip-flop tipo D e a varivel Q1 com um flip-flop tipo JK ; a
10
C b
1
X.Y
0
0
Z
1
S
01
S c
5.1.6
2T0203I
Projecte a mquina de estados descrita pelo ASM-chart da figura, tendo por base flip-
flops JK e D, respectivamente para Q1 e Q0.
Pgina - 34
6 Projectos baseados em mquinas de estados
6.1
1T9900V
Pretende-se construir um sistema com uma entrada B e uma sada P, que por cada
transio de zero para um na entrada B, gere na sada P, um impulso com a largura de um
clock cycle.
a. Desenhe o ASM correspondente mquina de estados.
b. Baseado em flip-flops tipo JK edge-triggered, desenhe uma mquina de estados com o
comportamento descrito.
6.2
1T0001I
Considere o sistema para controlo do movimento do veculo elctrico A, mostrado na
figura. O sistema garante que o veculo se encontra sempre a executar um movimento de
vai e vem entre os dois sensores de presena S L e SR. Os sensores ficam activos quando
pressionados por uma das rodas. O sentido de deslocamento do veculo A controlado
pelos sinais M1 e M0 segundo a tabela. O sistema tem que garantir, quando ligado, que
o carro no fica parado, ainda que se encontre entre sensores.
M0
M1 M0 Tipo de Movimento
A 0 0 Parado
0 1 Desloca-se de SL para SR
M1 1 0 Desloca-se de SR para SL
SL SR 1 1 Parado
6.3
2T0001I
Pretende-se projectar o sistema de controlo da porta de um supermercado, como mostra a
figura abaixo. O sistema tem o seguinte comportamento:
A porta est normalmente fechada, iniciando a abertura quando for activado o sensor P.
Aps iniciada a abertura a porta s pra quando completamente aberta.
A porta inicia o fecho depois de aberta, caso P esteja desactivo. Quando estiver a fechar,
se P for activado deve abrir novamente.
Os sensores SF e SA permitem, respectivamente, determinar se a porta est fechada ou
totalmente aberta. A porta movida por um motor controlado por dois sinais M A e MF,
segundo a tabela.
MA
MF
Porta
SA P SF
6.4
1T0001V
Pretende-se projectar o sistema de controlo do monta-cargas mostrado na figura abaixo,
cujo motor comandado por dois sinais MB e MC conforme a tabela. O monta-cargas
aceita a chamada, efectivada pelos botes B e C, apenas quando est parado no piso
oposto. Em cada um dos extremos de deslocamento encontram-se sensores de presena
SB e SC.
a. Desenhe o diagrama de blocos que inclui o
sistema de controlo e o monta- C -cargas,
identificando todos os sinais de interligao.
b. Desenhe o ASM-chart SC
correspondente mquina de estados do
sistema de controlo. B
c. Baseado em flip-flops JK, MC
desenhe a mquina de estados, M SB
B
indicando qual o estado a que a
MB MC Tipo de Movimento
mquina deve ser forada,
assincronamente, para garantir 0 0 Parado
que, quando o sistema for ligado, 0 1 Desloca-se para cima
o monta-cargas ocupar o piso de 1 0 Desloca-se para baixo
baixo.
1 1 Proibido
Pgina - 37
Coleco de Exerccios de Sistemas Digitais Grupo 6
6.5
2T0001V
Pretende-se projectar o sistema de controlo de acesso ao troo de via nica (bidireccional)
esquematizado na figura abaixo, onde se instalaram quatro sensores de presena e dois
semforos que probem a entrada. Em caso de coincidncia na aproximao, deve
atribuir-se prioridade ao comboio que circula da direita para a esquerda.
a. Desenhe o ASM-chart correspondente mquina de estados do sistema de controlo.
b. SSD SE Stop esq.
Baseado
em SEE SE SD Stop drt. flip-flops
JK, SSE Sensor sada esq. desenhe a
SEE Sensor entrada esq.
SED SSD Sensor sada drt.
mquina
SD
de SSE SED Sensor entrada drt. estados,
garantindo que nenhum estado implica inicializao (assncrona) do sistema, no
pressuposto de que este activado quando todas as vias esto livres.
6.6
1T0102I
Analise o diagrama da figura ao lado.
a. Desenhe o ASM-chart correspondente mquina A1 A0 B1 B0
de estados do sistema. Ci +
b. Projecte a mquina de estados, com base em R1 R0
flip-flops JK.
PL sy nc D1 D0
COUNTER
clk Cup
Q1 Q0
X1 X0
6.7
1T0102V
Pretende-se realizar o controlo de uma lmpada com temporizao. A lmpada acende-se
quando for activado o boto B e apaga-se ao fim de 12 segundos. O sistema deve garantir
que mesmo que o boto permanea activado a lmpada apaga findo aquele tempo. Admita
que dispe de um oscilador com frequncia de 1Hz.
a. Desenhe o diagrama de blocos do sistema, identificando as entradas e as sadas de
cada mdulo.
b. Descreva em ASM-chart o comportamento do mdulo de controlo. Realize os mdulos
necessrios, recorrendo a circuitos LSI, MSI e flip-flops JK.
Pgina - 38
Coleco de Exerccios de Sistemas Digitais Grupo 6
6.8
1T0203I
Projecte em ASM-chart e implemente com flip-flops JK o sistema de controlo de abertura
de uma porta. A aco de abertura da porta comandada por dois botes B1 e B2. A porta
s abre quando forem actuados os botes na sequncia B1, B2 e se a introduo da
sequncia no ultrapassar 20s. Se a sequncia no for a correcta o sistema fica
inoperativo durante 20s. O tempo de actuao do trinco de 20s menos o tempo de
introduo da sequncia. Admita que dispe de um mdulo temporizador de 20s com a
seguinte especificao:
i. - Uma entrada T que enquanto a 0 carrega o valor de contagem e
enquanto a 1 permite a contagem de tempo.
ii. - Uma sada TC que fica activa quando atingido o tempo limite e
assim se mantm at nova actuao de T.
6.9
6.10
Realize o controlo de um elevador para edifcios de dois pisos, accionado por um motor
elctrico M.
Para controlo do elevador, dispomos de: dois botes de chamada (C0 e C1), um em cada
piso; um boto A de mudana de piso no interior do elevador; um detector P de carga no
interior do elevador e dois sensores S0 e S1 um em cada piso, que quando activos,
indicam a presena do elevador. O mdulo de controlo deve gerar um sinal M que
provoque a marcha do motor e outro sinal S/d que indique o sentido da marcha.
O funcionamento do elevador obedece aos seguintes requisitos:
elevador atende um pedido de chamada se for activado o boto (C0,C1)
em piso diferente daquele onde se encontra parado, e no estiverem pessoas no seu
interior;
elevador muda de piso, sempre que estando parado for activado o boto A;
durante o movimento, o sistema de controlo s sensvel aos sensores de
presena (S0,S1).
Para efeito de teste, construa tambm um mdulo que em funo dos sinais M e S/d,
simule o funcionamento do elevador, sobre uma fila de 8 LEDs, e disponibilize
informao de presena no piso.
Pgina - 39
Coleco de Exerccios de Sistemas Digitais Grupo 6
6.11
6.12
Pgina - 40
Coleco de Exerccios de Sistemas Digitais Grupo 6
6.13
6.14
Pgina - 41
Coleco de Exerccios de Sistemas Digitais Grupo 6
6.15
6.16
Num armazm de alta segurana a sada de pessoas controlada por vigilantes. A entrada
pode no entanto processar-se autonomamente por outro acesso, sendo necessrio antes de
abrir a porta, desactivar o alarme, introduzindo uma sequncia pr-definida. Projecte e
realize a chave de alarme que tem como interface um painel com quatro botes. O
sistema accionar uma campainha quando a porta for aberta indevidamente. Considere o
seguinte comportamento:
a desactivao do alarme conseguida se todos os quatro botes do painel
exterior forem premidos pela sequncia definida na matriz de codificao, situada no
interior do sistema e que composta por duas filas com quatro pontos de ligao cada,
permitindo atravs de jumpers ou shunts que se faa corresponder a cada boto uma
posio na sequncia;
se o alarme estiver activo quando ocorrer a activao do sensor de porta aberta,
soar uma campainha que se manter at que seja introduzida a sequncia correcta;
alarme ser activado sempre que o sensor de porta aberta for desactivado ou
quando um dos botes for premido fora da sequncia resumindo: o estado do alarme
depende das ltimas quatro actuaes (em botes diferentes) e do encerramento da porta.
Para simulao da interface recorra preferencialmente aos elementos disponveis nas
caixas de montagem em uso no laboratrio: o sensor pode ser simulado por um dos
comutadores, mas os botes devem ser realizados pelas teclas do teclado 4x4, podendo
apenas ser substitudas por contactos com bouncing. A campainha pode ser simulada por
um LED.
Pgina - 42
Coleco de Exerccios de Sistemas Digitais Grupo 6
6.17
6.18
Pgina - 43
Coleco de Exerccios de Sistemas Digitais Grupo 6
6.19
Pgina - 44
Coleco de Exerccios de Sistemas Digitais Grupo 6
6.20
Realize um jogo do tipo do squash em que, alternadamente, dois jogadores batem a bola
contra uma parede, situada no extremo de um recinto dividido em cinco zonas, conforme
a figura.
Considere as seguintes regras:
jogo tem incio a partir da "zona um", quando qualquer dos jogadores bate a
bola;
sempre que a bola retorna, o jogador a quem pertence a vez deve voltar a
dirigi-la para a parede;
no lcito jogar na mesma zona em que ocorreu a jogada anterior, nem, em
caso algum, na "zona cinco";
jogo termina quando, na sua vez, um jogador falha a jogada, assumindo-se
derrotado.
z 1 z 2 z 3 z 4 z o n a 5
L E D s
e s q .
c o m u ta d o re s
d ir .
Pgina - 45