JPH02112046A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH02112046A JPH02112046A JP63265438A JP26543888A JPH02112046A JP H02112046 A JPH02112046 A JP H02112046A JP 63265438 A JP63265438 A JP 63265438A JP 26543888 A JP26543888 A JP 26543888A JP H02112046 A JPH02112046 A JP H02112046A
- Authority
- JP
- Japan
- Prior art keywords
- program
- function
- mpu
- memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 230000006870 function Effects 0.000 claims abstract description 46
- 230000002093 peripheral effect Effects 0.000 abstract description 37
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Microcomputers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、マイクロプロセッサ周辺の半導体装置に関
するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device surrounding a microprocessor.
第3図は従来のマイクロプロセッサ(以下。 Figure 3 shows a conventional microprocessor (see below).
MPU と略す)とMPU周辺の半導体装置(以下。(hereinafter referred to as MPU) and semiconductor devices surrounding the MPU (hereinafter referred to as MPU).
周辺LSI と略す)を用いたマイクロコンピュータシ
ステム(以下、システムと略す)の構成を示すブロック
図である。図において、(6)はMPU、(7)は主記
憶装置(以下、メモリと略す) 、(11−1)〜(1
1−n)は、システムバス(8)でMPUと接続された
周辺LSIを示す。1 is a block diagram showing the configuration of a microcomputer system (hereinafter abbreviated as system) using a peripheral LSI. In the figure, (6) is the MPU, (7) is the main storage device (hereinafter abbreviated as memory), (11-1) to (1
1-n) indicate peripheral LSIs connected to the MPU via a system bus (8).
次に動作について説明する。MPU+61を用いたシス
テムでは、プログラムによって周辺LSI(11−1)
〜(11−n)の機能を変えることで様々な要求に対応
できるシステムを築くことができる。Next, the operation will be explained. In a system using MPU+61, the peripheral LSI (11-1)
By changing the functions of ~(11-n), it is possible to build a system that can meet various demands.
MPU(5)は、システムの立ち上がりにおいて自己の
初期設定の他に、周辺LS I (11−1) 〜(1
x−n )の初期設定のためのデータをメモリより読み
出し、ツレぞレノ周辺LS I (11−1)〜(11
−n)の機能を設定する。プログラムを実行して行く上
で、周辺LS I (11−1)〜(11−n)の機能
を切り換える必要が生じるとMPU (6)は、メモリ
のプログラムで指示されたメモリアドレスよりデータを
読み出し、それぞれの周辺LSI(H−1)〜(11−
n)にデータを書き込むことで周辺LS I (11−
1) 〜(11〜n)の機能を設定する。In addition to its own initial settings at system start-up, the MPU (5) performs peripheral LSI (11-1) to (1
x-n) is read from the memory for initial setting, and the peripheral LSIs (11-1) to (11
-n) functions. When it becomes necessary to switch the functions of the peripheral LS I (11-1) to (11-n) while executing the program, the MPU (6) reads data from the memory address specified by the program in the memory. , respective peripheral LSIs (H-1) to (11-
By writing data to peripheral LSI (11-
1) Set the functions of ~(11~n).
従来のシステムのでは、周辺LSIの機能を設定したり
変更するには、あらかじめプログラムに変更のための命
令を設定しておき%MPUがメモリよりその命令によっ
て指示されたメモリアドレスの周辺LSIの機能を設定
するデータを読み出してから周辺LSIに書き込むこと
で行われていたため、特に周辺LSIの機能を切り換え
る頻度の高いシステムでは、MPtJが周辺LSIの機
能を切り換えるためのプログラムの中断が多くなり。In conventional systems, in order to set or change the function of a peripheral LSI, an instruction for the change is set in the program in advance, and the MPU reads the function of the peripheral LSI at the memory address specified by the instruction from memory. This was done by reading out the data that sets the peripheral LSI and then writing it to the peripheral LSI, so especially in systems where the functions of the peripheral LSI are frequently switched, the MPtJ often interrupts the program to switch the function of the peripheral LSI.
処理能力の低下を招いた。また機能切り換えのための命
令や、データがプログラムの格納されているメモリ内に
存在するため、メモリ領域の占有やプログラムの増大と
いう問題を招いた。This resulted in a decrease in processing capacity. Further, since commands and data for switching functions exist in the memory where the program is stored, problems arise in that the memory area is occupied and the number of programs increases.
この発明は上記のような問題点を解決するためになされ
たもので、周辺LSI内部に機能を切り換える必要があ
るプログラムアドレスを格納する記憶装置を備え、メモ
リから直接、機能設定のためのデータを読み出すので、
MPUが機能設定のだめのデータをメモリから読み出し
、周辺LSIに書き込む必要のないシステムを得ること
を目的とする。This invention was made to solve the above-mentioned problems, and includes a storage device for storing program addresses necessary for switching functions inside a peripheral LSI, and allows data for setting functions to be directly read from memory. Since it is read out,
The purpose of the present invention is to obtain a system in which an MPU does not need to read data for function setting from a memory and write it to a peripheral LSI.
この発明では、周辺LSIにMPUの発生するプログラ
ムアドレスを基に自ら外部の記憶装置より機能設定のた
めのデータを読み出す機能を設けた。In this invention, the peripheral LSI is provided with a function of reading out data for function setting from an external storage device based on the program address generated by the MPU.
この発明における周辺LSIは内部に機能を切り換える
必要があるプログラムアドレスを記憶し。The peripheral LSI in this invention stores internally a program address necessary to switch functions.
MPUから出力されるプログラムアドレスとの一致を検
出してメモリから直接、機能設定のためのデータを読み
出す。Data for function setting is read directly from memory by detecting a match with the program address output from the MPU.
以下、この発明に係る半導体装置の一実施例を図につい
て説明する。第1図は周辺LSIの構成を示すブロック
図である。図において、(1)は制御信号発生回路、(
2)は外部との入出力回路、(3)はデータ信号、(4
)は機能を切り換えるプログラムアドレスバッフスるプ
ログラムアドレスバッファ、(5)はこのバッファのア
ドレスとMPUの出力するアドレスを比較するアドレス
比較回路を示す。An embodiment of a semiconductor device according to the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of a peripheral LSI. In the figure, (1) is a control signal generation circuit, (
2) is an external input/output circuit, (3) is a data signal, and (4 is
) indicates a program address buffer for switching functions, and (5) indicates an address comparison circuit that compares the address of this buffer with the address output from the MPU.
次に動作について説明する。システムが起動されたとき
、この発明による周辺LSIは、メモリの指定領域から
プログラム実行のための機能設定の初期データの他に、
プログラムの実行中に機能を切り換える必要のあるアド
レスを続み出しプログラムアドレスバッフ7(4)に貯
える。次にプログラム実行中は、絶えずMPUが発生す
るアドレスとプログラムアドレスバッファ(4)に蓄え
られているアドレスをアドレス比較回路(5)によって
比較し、一致した場合MPUからメモリアクセスの権利
をを得てメモリから直接データを読み出し、制御信号発
生回路(1)の信号によって機能を切り換える。Next, the operation will be explained. When the system is started, the peripheral LSI according to the present invention saves initial data for function settings for program execution from a designated area of memory.
Addresses whose functions need to be switched during program execution are successively extracted and stored in the program address buffer 7 (4). Next, during program execution, the address generated by the MPU and the address stored in the program address buffer (4) are constantly compared by the address comparison circuit (5), and if they match, the right to access the memory is obtained from the MPU. Data is read directly from the memory, and functions are switched by signals from the control signal generation circuit (1).
すなわちMPUは、周辺LSIの機能を切り換えるtこ
めのデータをメモリからの読み出し、周辺LSIへの書
き込み等の処理を行わない。なお。In other words, the MPU does not perform any processing such as reading data from memory or writing data to the peripheral LSI for switching the function of the peripheral LSI. In addition.
上記実施例ではプログラムアドレスバッファ(4)にプ
ログラム実行のための機能設定の初期データとプログラ
ムの実行中に機能を切り換える必要のあるアドレスを蓄
える場合について説明したが、この他に上記アドレスに
対応した機能を設定するためのデータを格納してもよい
。また、上記実施例ではメモリから機能設定のためのデ
ータを周辺LSIに読み出していたが、上記データをメ
モリとは独立した記憶装置に格納し、かつ周辺LSIが
データを読み出すための専用のバスを設けてもよい。In the above embodiment, a case has been described in which the program address buffer (4) stores the initial data of function settings for program execution and the address necessary to switch functions during program execution. Data for setting functions may also be stored. Furthermore, in the above embodiment, data for setting functions is read from the memory to the peripheral LSI, but the data is stored in a storage device independent of the memory, and a dedicated bus is provided for the peripheral LSI to read the data. It may be provided.
第2図はこの場合のシステムの構成を示すブロック図で
ある。図において、(6)〜(8)は第3図の従来例に
示したものと同等であるので説明を省略する。(9−1
)〜(9−n)はこの発明による周辺LSIを示し、(
10)は機能設定データのみを格納する機能データメモ
リ、0旧ま機能切り替えデータ専用バスを示す。FIG. 2 is a block diagram showing the configuration of the system in this case. In the figure, (6) to (8) are the same as those shown in the conventional example of FIG. 3, so their explanation will be omitted. (9-1
) to (9-n) indicate peripheral LSIs according to the present invention, and (
10) indicates a function data memory that stores only function setting data, and a bus dedicated to function switching data.
第2図テノ周辺LS I (9−x)〜(9−n)の動
作は、MPU(61の発生するプログラムアドレスを基
にシステムバス(8)とは異なるデータ専用バスα乃を
用いて、機能切り換えのためのデータを格納したメモリ
から直接読み出す。したがって、MPU(51はシステ
ムバス(8)を使って行う処理動作を妨げられることな
く周辺LS I (9−1) 〜(9−n) (7)機
能カ切り換わる。The operation of the Teno peripheral LS I (9-x) to (9-n) in Figure 2 is based on the program address generated by the MPU (61) using a data-only bus αno different from the system bus (8). The data for function switching is directly read from the memory that stores it. Therefore, the MPU (51) can read the data for peripheral LSIs (9-1) to (9-n) without being hindered from performing processing operations using the system bus (8). (7) The function is switched.
以とのように、この発明によればMPUは周辺LSIに
対してプログラムに則した機能を設定するためのデータ
をメモリから読み出して、周辺LSI に書き込む動作
から解放される。また、周辺LSI 内部に機能を切り
換える必要のあるアドレスに対応した機能を設定するた
めのデータを格納することによって1周辺LSIがバス
を占有する時間が減少する。機能設定のためのデータを
機能データメモリに格納し、かつデータ専用バスを設け
た場合には、プログラムのためのメモリ空間を占有する
ことなく、かつ、機能設定に関して何等MPUの処理に
影響を与えることがなくなり。As described above, according to the present invention, the MPU is freed from the operation of reading data from memory and writing data to the peripheral LSI for setting functions according to a program in the peripheral LSI. Furthermore, by storing data for setting a function corresponding to an address whose function needs to be switched inside the peripheral LSI, the time that one peripheral LSI occupies the bus is reduced. If data for function settings is stored in the function data memory and a dedicated data bus is provided, the memory space for the program will not be occupied, and the function settings will not affect MPU processing in any way. It's gone.
MPUの処理能力の向とが得られる。更に、プログラム
より周辺LSIの書き換えに関する命令が削除できるた
めメモリの有効利用が図れる効果がある。The direction of the processing capacity of the MPU can be obtained. Furthermore, since instructions related to rewriting peripheral LSIs can be deleted from the program, memory can be used more effectively.
第1図はこの発明に係る半導体装置の一実施例による周
辺LSIの構成を示すブロック図、第2図はこの発明の
他の実施例による周辺LSIを用いたシステムの構成を
示すブロック図、第3図は従来のシステムの構成を示す
ブロック図である。
図において(1)は制御信号発生回路、(2)は入出力
回路、(3)はデータ信号、(4)はプログラムアドレ
スバッフ1、(5)はアドレス比較回路、(6)はMP
U、(71はメモリ、(8)はシステムバス、(9−1
)〜(9−n)は周辺LSI、(lωは機能データメモ
リ、 (12)はデータ専用バスである。
なお、図中、同一符号は同一、又は相当部分を示す。FIG. 1 is a block diagram showing the configuration of a peripheral LSI according to an embodiment of the semiconductor device according to the present invention, and FIG. 2 is a block diagram showing the configuration of a system using the peripheral LSI according to another embodiment of the invention. FIG. 3 is a block diagram showing the configuration of a conventional system. In the figure, (1) is the control signal generation circuit, (2) is the input/output circuit, (3) is the data signal, (4) is the program address buffer 1, (5) is the address comparison circuit, and (6) is the MP
U, (71 is memory, (8) is system bus, (9-1
) to (9-n) are peripheral LSIs, (lω is a functional data memory, and (12) is a data-only bus. In the figures, the same reference numerals indicate the same or equivalent parts.
Claims (1)
クロプロセッサ周辺の半導体装置において、機能を切り
換える必要があるプログラムアドレスを格納する記憶装
置を持ち、マイクロプロセッサの出力するプログラムア
ドレスと上記記憶装置に保持されているアドレスを比較
し、一致した場合、外部の主記憶装置より機能設定のた
めのデータを読み出す機能を有することを特徴とするマ
イクロプロセッサ周辺の半導体装置。A semiconductor device surrounding a microprocessor whose functions can be switched by a program has a storage device that stores the program address necessary to switch the function, and the program address output by the microprocessor and the address held in the storage device A semiconductor device surrounding a microprocessor, characterized in that it has a function of comparing data and reading data for function setting from an external main memory when they match.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63265438A JPH02112046A (en) | 1988-10-20 | 1988-10-20 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63265438A JPH02112046A (en) | 1988-10-20 | 1988-10-20 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02112046A true JPH02112046A (en) | 1990-04-24 |
Family
ID=17417152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63265438A Pending JPH02112046A (en) | 1988-10-20 | 1988-10-20 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02112046A (en) |
-
1988
- 1988-10-20 JP JP63265438A patent/JPH02112046A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH02267634A (en) | Interrupt system | |
JP2513462B2 (en) | Micro computer | |
JPH02112046A (en) | Semiconductor device | |
JPS5827253A (en) | Data processing device | |
JPH01261758A (en) | Computer system | |
JPH0581145A (en) | Data write circuit in eeprom | |
JPS61133465A (en) | Switching method of cpu | |
JP4174272B2 (en) | Device controller | |
JPH01266651A (en) | Semiconductor memory device | |
JPH0540686A (en) | Memory device | |
JPS6341966A (en) | Direct memory access transfer device | |
JPS5822765B2 (en) | Program loading method in electronic computer system | |
JPS6175436A (en) | Microprogram controller | |
JPH01205257A (en) | Integrated circuit | |
JPS6148746B2 (en) | ||
JPH02307149A (en) | Direct memory access control system | |
JPH10134013A (en) | Multi-cpu system | |
JPH02293948A (en) | Microcomputer lsi | |
JPH09325935A (en) | Bus switching circuit | |
JPH046482A (en) | Semiconductor device | |
JPS6375831A (en) | Method for switching execution mode of processor | |
JPH05281290A (en) | Data transfer circuit of ic tester sharing storage circuit | |
JPS60157641A (en) | Priority selecting system | |
JPH03156642A (en) | Branch address controller | |
JPH04324566A (en) | Method for controlling memory map switching of multiprocessor system |